本帖最后由 13077 于 2022-8-27 14:26 编辑 请教一下应该是用上升沿还是下降沿采样         

本帖最后由 13077 于 2022-7-19 11:14 编辑

littleshrimp 发表于 2022-7-18 14:59 不是 具体看那张图片

仿真的时钟有相移，AD输出和SDO数据一致，但是输入电压和SDO数据每次都差四倍，是要左移两位吗 12位的2325多留1位，13位是标志位  

littleshrimp 发表于 2022-7-18 14:59 不是 具体看那张图片

生成完IP，rx55和rx110的Actual都变成0了   0

xkl5599 发表于 2022-7-5 11:37 信号对了吗

msb上升沿和sdr下降沿读sdo的数据都不对  

littleshrimp 发表于 2021-11-30 19:54        

分频出来的时钟相移的实际值不是0吗

本帖最后由 13077 于 2022-7-12 14:42 编辑

littleshrimp 发表于 2022-7-11 14:49 下图这个时序看着好像不对呢 采样部分的官方源码应该不需要修改

count只能计数到18，按照官方源码的配置参数CNV_EN和SCK_GATE计数到30才产生，是SYNC的时钟生成的不对吗 更换外部参考电压后，输入正常，但输入3V读到39E只有1V     

本帖最后由 13077 于 2022-7-11 13:31 编辑

littleshrimp 发表于 2022-7-8 10:17 例程里的CNV_EN不是在一个时钟周期内完成的

按照3.24相移8占空比产生10M的SYNC1取奇数个sync，count只能计数到20就复位 我对SYNC1每满10再取sync，时序能满足手册要求      

本帖最后由 13077 于 2022-7-11 13:30 编辑

littleshrimp 发表于 2022-7-8 10:17 例程里的CNV_EN不是在一个时钟周期内完成的

输入为零的时候SDO和data也不对        

本帖最后由 13077 于 2022-7-11 12:21 编辑 按照3.24相移8占空比产生SYNC，count只能计数到10就清零   我对SYNC分频再相移90°，最后相与，对SYNC取奇数个，也只能计数到20 

手册要求转换时间170ns，例程的时钟是不是太快了  

本帖最后由 13077 于 2022-7-7 19:55 编辑 数据准确性，为啥自己连信号发生器给的输入信号没用      

littleshrimp 发表于 2022-3-28 16:32 CLKOUT是ADC输出给FPGA用来读取数据用的时钟，FPGA把它作为输入时钟来读数据就可以。 官方提供的例程 ...

请教一下AD的可靠性怎么测试

本帖最后由 13077 于 2022-6-28 00:38 编辑

xkl5599 发表于 2022-6-27 08:44 你可以试试

  请教一下为什么输出是ffff  

本帖最后由 13077 于 2022-6-28 07:44 编辑

littleshrimp 发表于 2022-6-27 10:00 现在能读到数据了吗？    改完位宽可以了

  

本帖最后由 13077 于 2022-6-27 16:32 编辑 这是assign  num_bits = 12， deserializer模块的状态机从16改成12的仿真波形  

本帖最后由 13077 于 2022-6-27 14:52 编辑

littleshrimp 发表于 2022-6-24 15:27 时间太长我记不清了 你可以看看官方的例程 他是基于altera的

官方的例程是用PLL和altddioout分频，我看你的仿真波形里DDR模式SCK是sck_gate为高时采clk_110，我就 always @ (posedge clk_220) begin   if(~sck_gate)     SCK = 0;   else     SCK = ~SCK;  end  

13077 发表于 2022-6-23 16:03 请问CLKIN是多少M

我用CLK WIZARD分频，就不用例化官方代码PLL分频的模块，也用不到这个110M的板卡晶振了吧

本帖最后由 13077 于 2022-6-28 10:15 编辑

littleshrimp 发表于 2022-6-24 15:28 LTC2325-16不需要配置 时钟和CNV按要求给就会出数据

手册要求CNV高电平时间大于30ns,CNVCLK用110M的话不会太大吗 请教一下为什么前仿没问题，后仿data_latch一直为0

本帖最后由 13077 于 2022-6-27 16:29 编辑 DATA_VALID是什么作用

13077 发表于 2022-6-23 12:33 请教一下DATA_VALID的时序怎么产生