感觉应该是同相端10kΩ电阻后面少了一个对地400kΩ电阻。应该算是差分转单端，放大41倍电路。 可能画这个电路的人觉得41倍放大后的信号对输入信号来讲已经足够大，所以省略了同相端对地电阻吧。

BMS目前还是有热度的啊，可以深耕一下，把技术细节摸透。楼主如果想扩展知识面，最好选能跟自己正在做的项目有结合的点，这样你的技术有项目加持，以后跳槽才会有说服力。至于加薪，个人同意楼上观点，可以试着谈，但一般来讲加薪力度想大一点还是得靠跳槽。

看楼主您从哪个角度考虑高频问题吧。 如果是从干扰方面考虑，晶振本身无论多大频率都是干扰源，就算频率不到1M，但是上升下降沿上携带的高次谐波分量仍然会成为高频干扰源。 如果您是从数据传输的角度，信号一般在频率20M以上就要开始关注一下信号完整性的问题，但目前我自己经验的话，100M以下的板上信号，只要PCB布板不是太差（例如走线过分长，阻抗太大太不匹配之类），基本上是不会影响使用的。

qinyunti 发表于 2023-9-20 09:36 冗余备份是基本思路，但是与传统思路不一样，做了很大的创新， 一个典型的思路就是，简单就是美，降低 ...

您的意思是，不是整套电路备份，而是对关键器件或者易故障器件进行备份吗？

楼主您好，有个问题想要请教一下，请问您的这套电源系统里，采集电路是只做了一套，没有设计备份电路吗？那在轨解决故障的方式是，一旦出现问题则电路重启吗？

cxqingzhu 发表于 2022-5-9 08:30 这个我是理解的，想要1.8V的输出必须给这个bank供电1.8V。只是我现在想用3.3V，疑问是使用RGMII功能时能 ...

RGMII接口的电平不可能到3.3V。

VCCO电压跟该BANK使用的电平标准相关，一般来讲使用1.8V电平标准的话，VCCO就需要选择1.8V供电，当然也存在个别电平标准可以兼容其他的VCCO供电，具体可以查找用户使用手册里电平标准相关内容，下面截图是7系列的IO电平标准跟VCCO对应关系表的一部分。  

可以理解为这个R会限制电容的充放电电流，从而调节电容充放电时间。当R足够大时，电容未完全放电就开启了下一次充电，体现在Vout端就是会出现直流分量。

Fred_1977 发表于 2022-3-18 16:28 我选的是A7系列的，算是中低端的，本来是想自已做个板，给自已练练手，这样的话试错成本很高呀。

如果是怕画错板子浪费钱的话，建议可以去Xilinx家官网找一下K7以及V7系列官方开发板原理图等资料先好好研究一下。其实FPGA的话，第一次上手照着手册画好配置电路，供电多检查几遍不要有问题，再多引出几个IO管脚，基本是不会出现板子完全废掉的情况的。

虽说最近几年FPGA价格是涨了，不过Xilinx家高端的FPGA一直都要几千甚至上万，低端的几百块也是正常价格。实在觉得贵的话，可以考虑选则商业级的，还有衡量一下需求，看看能不能选个资源少一点的，降低一下速度等级。或者也可以考察一下Z7的低端系列，Z7低端系列的逻辑阵列部分也是用的A7我记得，而且这一系列低端片子的价格算比较便宜的。