LiFan123

    1. cncqzxj 发表于 2018-8-9 17:19 这个地方应该加4。 因为定义的寄存器是32bit,就是4byte,所以R1的地址+4,R2的地址的+8,以此类推。 记 ...
      多谢大神
    2. 全部都是泡馍 发表于 2018-8-7 12:49 PIO_LED_BASE 就是led  IO口的偏移量
      不是,这个IP里面有两个寄存器,逻辑地址分别是0和1,PIO_LED_BASE只能代表偏移量为0的寄存器
    3. 全部都是泡馍 发表于 2018-8-7 09:15 你加个0x00000001是干什么的?
      逻辑地址的偏移量
    4. 关于HPS控制IP核的问题 10/3646 FPGA/CPLD 2018-07-10
      LiFan123 发表于 2018-7-10 13:59 多谢指点
      再请问一下,我这样加了地址偏移,导致地址未对齐,这方法有错误?
    5. 关于HPS控制IP核的问题 10/3646 FPGA/CPLD 2018-07-10
      全部都是泡馍 发表于 2018-7-10 12:59 对 这么写没问题
      多谢指点
    6. 关于HPS控制IP核的问题 10/3646 FPGA/CPLD 2018-07-10
      全部都是泡馍 发表于 2018-7-9 22:15 你使用avalon slave 写了个creat_led_0的自定义IP核么?那这个CREATE_LED_BASE 0x0就是你这个IP核的基址 ...
      按照这个逻辑写的IP,那么数据寄存器的地址偏移是不是就应该为 CREATE_LED_BASE + 0x01,   数据寄存器的地址应该为  h2p_lw_led_addr=virtual_base + ( ( unsigned long  )( ALT_LWFPGASLVS_OFST + CREATE_LED_EASY_0_BASE+0x01) & ( unsigned long)( HW_REGS_MASK ) );     ? 请大神指教
    7. 关于HPS控制IP核的问题 10/3646 FPGA/CPLD 2018-07-09
      全部都是泡馍 发表于 2018-7-9 10:15 #define CREATE_LED_BASE 0x0这个是
      你没理解我的意思,我的电路图上生成了三个寄存器,但是他只生成了一个#define CREATE_LED_BASE 0x0基地址,怎么根据一个基地址去给三个寄存器赋值呢?
    8. 关于HPS控制IP核的问题 10/3646 FPGA/CPLD 2018-07-04
      石玉 发表于 2018-7-4 08:42 不用关心那些生成的头文件,你直接操作物理地址看灯有没有反应,如果没有反应先看数据写到寄存器没有
      /* * Macros for device 'create_led', class 'create_led' * The macros are prefixed with 'CREATE_LED_'. * The prefix is the slave descriptor. */ #define CREATE_LED_COMPONENT_TYPE create_led #define CREATE_LED_COMPONENT_NAME create_led #define CREATE_LED_BASE 0x0 #define CREATE_LED_SPAN 16 #define CREATE_LED_END 0xf 不知道生成的是哪一个寄存器的基地址
    9. 关于HPS控制IP核的问题 10/3646 FPGA/CPLD 2018-07-04
      石玉 发表于 2018-7-4 08:42 不用关心那些生成的头文件,你直接操作物理地址看灯有没有反应,如果没有反应先看数据写到寄存器没有
      我写的IP里面包含两个寄存器,按照  虚拟地址+地址偏移   的方法只能控制一个,但我又不知道具体控制的哪一个,是不是这种方法只能给连接到外部设备的寄存器赋值,没有连接到外部的寄存器不能这样赋值?
    10. 关于寄存器挂上AXI总线的问题 8/4448 FPGA/CPLD 2018-07-02
      cncqzxj 发表于 2018-7-1 22:04 这位同学好像对c语言的指针不太了解。通过例子上的方法得到的是一个指针p,通常称为基址。 要读寄存器a,c ...
      谢谢
    11. 关于寄存器挂上AXI总线的问题 8/4448 FPGA/CPLD 2018-07-02
      全部都是泡馍 发表于 2018-7-1 17:57 寄存器挂载在lw-aix总线上,他的操作是把lw-axi总线地址空间映射,然后加上对应寄存器的偏移地址来访问就 ...
      懂了,谢谢
    12. 关于寄存器挂上AXI总线的问题 8/4448 FPGA/CPLD 2018-06-30
      全部都是泡馍 发表于 2018-6-29 09:43 直接把寄存器物理地址映射到虚拟地址,然后用指针访问
      请问   比如说我有两个寄存器,寄存器a,地址是00;和寄存器b,地址是01;我通过地址映射得到了寄存器b的地址,能不能把的到的b的虚拟地址直接减1就当作寄存器a的虚拟地址?还是说有其他操作?
    13. 关于寄存器挂上AXI总线的问题 8/4448 FPGA/CPLD 2018-06-28
      全部都是泡馍 发表于 2018-6-28 10:15 添加个GPIO口就可以了,跟nios的差不多,只不过把软核换成了硬核
      my_first_hps-fpga 中 h2f_lw_axi_master 端口 控制了数据寄存器,地址寄存器和使能寄存器,但是C代码中没看到怎么控制的
    14. 【Altera SoC体验之旅】+ 地址映射 4/6627 FPGA/CPLD 2018-06-26
      请问HPS代码是怎么实现控制PIO-LED这个IP中的address【1:0】这个寄存器的值
    15. 【Altera SoC体验之旅】+ 地址映射 4/6627 FPGA/CPLD 2018-06-26
      请问HPS具体代码如何控制address【1:0】这个寄存器的值
    16. Altera SoC lQSYS中edIP请教 2/2721 FPGA/CPLD 2018-06-22
      白丁 发表于 2018-6-16 08:57 写寄存器啊,写两个不就行了
      写了,问题是HPS控制时不会用地址线切换地址,在例程中没找到如何切换,只讲了根据地址偏移来计算地址
    17. 如何生成generate_hps_qsys_header.sh 3/4059 FPGA/CPLD 2018-05-19
      楼主解决没?同样遇到这个问题,不知道./generate_hps_qsys_header.sh怎么来的

最近访客

< 1/1 >

统计信息

已有6人来访过

  • 芯积分:--
  • 好友:--
  • 主题:5
  • 回复:17

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言