邓小力回复过的主题帖子-电子工程世界

邓小力

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 分享一篇读的IDT（瑞萨）关于PLL整数边界杂散的文章 2/4227 RF/无线 2022-03-10
  
  谢谢！
2. 高级ASIC芯片综合.pdf 3/3250 EE_FPGA学习乐园 2021-12-27
  
  谢谢！
3. [求助帖]HPS如何直接访问DDR3中的某段地址 5/3671 Altera SoC 2018-04-20
  
  全部都是泡馍发表于 2018-4-20 09:15 官方demo应该也有对应的Linux驱动用来在c语言中访问的吧
  嗯嗯准备参照 Nios_Access_DDR3 的demo~ 谢谢你~
4. [求助帖]HPS如何直接访问DDR3中的某段地址 5/3671 Altera SoC 2018-04-19
  
  全部都是泡馍发表于 2018-4-19 21:05 你怎么确定你已经用FPGA向HPS端的DDR3写成功了数据。一般流程是在ARM上写个驱动，在驱动里面分配一段存储 ...
  嗯……是用的官方给的demo改的……用fgpa to sdram的接口写入hps端的ddr3中
5. altera soc高速信号采集HPS读DDR速度太慢，求助 51/14951 Altera SoC 2018-04-15
  
  石玉发表于 2018-4-14 14:21 手册里有啊
  谢谢楼主！！
6. altera soc高速信号采集HPS读DDR速度太慢，求助 51/14951 Altera SoC 2018-04-15
  
  邓小力发表于 2018-4-14 19:14 用户manual吗？好像没找到呢……
  啊找到了……在uboot.scr中有设置……
7. 那个MSP430 Application UART驱动装不上 52/30771 微控制器 MCU 2018-04-14
  
  我的是win8.1，安装完了是这样……
8. altera soc高速信号采集HPS读DDR速度太慢，求助 51/14951 Altera SoC 2018-04-14
  
  石玉发表于 2018-4-14 14:21 手册里有啊
  用户manual吗？好像没找到呢……
9. altera soc高速信号采集HPS读DDR速度太慢，求助 51/14951 Altera SoC 2018-04-13
  
  想问一下楼主，你是怎么知道DDR3的物理地址的呀？是从头文件里找到的吗？
10. 【Altera soc体验之旅】DE1-SOC开发板光盘资料百度云盘分享啦 45/23086 Altera SoC 2018-04-13
  
  嘤嘤分享已经取消了……小梅哥可以再分享一次么QAQ
11. 求助帖：DE10教程demo HPS to FPGA生成.h头文件问题 2/3299 Altera SoC 2018-03-24
  
  全部都是泡馍发表于 2018-3-23 09:14 从这两行看，像是你的工程有问题
  可是这个工程是官方文件的demo诶……应该不会出错吧而且我用16.0的Qsys编译的话是可以通过的但是16.0没破解好不支持这个芯片所以想用16.1 然后就不可以生成头文件了

统计信息

已有2人来访过

芯积分：3
好友：--
主题：2
回复：11

留言

现在还没有留言

邓小力

最近访客

统计信息

留言

推荐博文