雨滴 发表于 2018-3-12 15:25 我也刚开始做，是个菜鸟，可以交流下

可以加下qq吗？

cruelfox 发表于 2018-1-17 11:39 QFN的底部焊盘是地？ 是的话就已经连起来了，不需要外面再连。

QFN底部的焊盘上有孔，应该把白线左边的孔连接到DGND网络，白线右边的孔连接到AGND网络，然后AGND网络和DGND网络通过底部焊盘导通，上面那个R0电阻不需要了，是这个意思吗？

chunyang 发表于 2018-1-4 00:09 比如78H12。

负电压的没有

chunyang 发表于 2017-12-28 16:30 LDO并不适合用于大功率场合，用常规三端稳压器即可，只是功放一般并无稳压要求，电源储备功率够就行了。注 ...

谢谢，不过没有找到5A版本的。。。

xiaxingxing 发表于 2017-12-21 20:17 4.2mA是运放的从电源“吸收”的电流。对应datasheet中的静态电流（Quiescent Current，一般datasheet中会给 ...

不是很明白， 那我在设计电源的时候，需要考虑到芯片本身的功率和负载的最大功率， 运放的功率来自于电源，大致等于输出电流Io x 输出级Vce，电流就是来自于预防的电源，运放只有这一对电源引脚 照您的意思，在布板的时候，不需要将运放电源引脚走线画的很宽？

gmchen 发表于 2017-12-14 20:42 电源层也要挖空。电源层对于交流信号而言就是地。

挖空多大比较好啊，有什么经验参考或者例子吗？

dontium 发表于 2017-11-28 00:54 楼主的这种功放，其未级可等效为两个推挽三极管或MOS管。图中，因为它的功能起到开关作用，所以，以开 ...

感谢

maychang 发表于 2017-11-28 10:08 这种功放电路的典型应用。 如果使用一片TDA2030A，电源电压正负16V，负载8欧，典型输出只有12W。

谢谢

chunyang 发表于 2017-11-27 22:07 传感器在这里采用两个接成差分，可以抵消传感器回路里的共模干扰，而运放的差分接法只解决运放输入回路的 ...

谢谢版主

maychang 发表于 2017-11-27 17:04 1. 这种 被驱动设备两端 接两个±24V供电的功率放大器桥式驱动 相较于 被驱动设备一端接单个±24V供电的功 ...

明白了，就是原本我要让一个功放输出+24V时，现在我只需要让两个分别输出+12V和-12V

chunyang 发表于 2017-11-27 17:04 A1：桥式推动的优点是同电压下具有更大的输出功率，正负24供电时，忽略输出级压降的话，输出级可以得到48V ...

差分放大器的本来就是放大差模电压，抑制共模电压。这个电路里面在被驱动设备的 两侧都用了差分放大器，是不是有些多余呢？ 或者说，两侧用两个差分放大器如何降低共模干扰的呢？

使用软件为Quartus II 12.1

没有人知道吗？自己顶一下

白丁 发表于 2017-8-9 20:13 为啥不用厂家的工具呢，难道不好用？

厂家的挺好用的。。 多学一个专业的软件，想着找工作的时候，可能更有优势一些。。

Cyclone IV GX 肯定可以

白丁 发表于 2017-8-2 20:44 做fpga应用的好像没看到有用systemverilog的，倒是做asic验证用这个东西吧，从论坛的帖子啊，资料啊什么的 ...

我是看到某公司的招聘网站上招聘 硬件技术工程师 逻辑方向 的招聘要求里面写的： 熟悉器件特性（Xilinx、Altera器件等），熟悉常用协议（XAUI、Interlaken、OAM、SDH等）； 精通Verilog，SystemVerilog，Ｃ等逻辑编程语言； 熟练Vivado、ISE、Quartus等电路后端工具； 熟练vcs、verdi等逻辑仿真工具

低调的路人 发表于 2017-6-30 14:51 和c语言一样，使用include语句 连接起来就可以了，其实际和编写一个testbench是一样的，除非你的工程很大很 ...

解决了，非常感谢，还是第一次使用`include 不过使用include得把原来的子文件从工程中移除，否则会报错， 我还是想知道如果不用include  就将子文件添加到工程目录中，然后直接实例化，应该怎么操作呢

低调的路人 发表于 2017-6-30 10:42 老哥 ，testbench 只加顶层的激励，你怎么加模块里面的激励？

测试testbench 由3个module组成， 第一个为tb_bin_gen.v  ， 产生一系列测试输入向量； 第二个为 tb_bin_monitor.v  ，目的是为了检测被测的信号的值，在控制台显示出来 第三个为 tb_bin_counter_top.v，是上面两个的顶层文件，在其中实例化被测模块（bin_counter.v），以及上面两个模块（tb_bin_gen.v， tb_bin_monitor.v） 这是在一本书上看到的，平时写测试模块没有那么复杂，就只有一个verilog文件。而这个例子里面有3个，所以出错了不知道怎么弄了

5525 发表于 2017-5-31 21:24 你问问题挺好，问题大家都能看懂。 采样频率要高，还有要用同期的时钟去采样。

谢谢版主

PowerAnts 发表于 2017-5-31 15:27 C92这个位置不是极点, 而是零点. 属于超前补偿, 在转折点上产生-45度的相移, 可以稳定系统.

前几天测试了一个运放，正负5V电源供电，同向输入，结果发生了震荡，咨询了一下老师之后，老师让我在反馈电阻并联一个6pF左右的电容，我照他的意思去做了，结果发现果然不震荡了。 老师由于要去出差，也没有说清楚就走了，我想请教一下，一般运放电路都会加这个补偿电容吗？补偿电容的大小应当怎么确定？