是信号不稳定造成的，在串口缓存数据完成后，加个时延就好了:loveliness:

adler 发表于 2017-3-11 00:55 看看代码生成的结构，沿触发的应该是寄存器结构的，不是组合逻辑电路，后者是不能保持信号的

和这个没关系

白丁 发表于 2017-3-5 21:56 不会吧，以前也用9.1的，难道你的格式用错了？

格式没有错误，公司里的所有9.1版本生成的pof配置文件都是这个问题

zxq6 发表于 2017-3-2 21:13 重新上电就重新配置了。

查出问题了，发现是quartus 9.1版本的问题，生成的配置文件有问题

白丁 发表于 2017-2-27 22:38 这么一大段都被你绕晕了，有没有常识jtag模式可不可以配置成功fpga，如果可以表示epcs侧可能有问题；如果不 ...

查出问题了，发现是quartus 9.1版本的问题，生成的配置文件有问题

ou513 发表于 2017-2-24 08:18 是什么样的板子，最好发一下原理图。另外usbblaster下载是否可以运行

查出问题了，发现是quartus 9.1版本的问题，生成的配置文件有问题

白丁 发表于 2017-2-28 21:46 AS模式不拔usb blaster会加载配置运行吗？

不行吗？

白丁 发表于 2017-2-27 22:38 另外我想问下你的第二条有个什么作用，AS模式下链接usb blaster的正常现象是什么 ，考虑 考虑

按说 下载完配置后，拔不拔下载电缆没有影响，但是我这个下载用到了夹具，不拔的话影响很大，所以想让大神分析分析

白丁 发表于 2017-2-27 22:38 这么一大段都被你绕晕了，有没有常识jtag模式可不可以配置成功fpga，如果可以表示epcs侧可能有问题；如果不 ...

没用jtag配置，用的是AS模式配置的epcs芯片

原理图链接都正确，可以用usbblaster下载，就是fpga读取epce中的数据时，config_done无法抬高电平，导致不停地读取epcs中的数据。用的是as配置模式

仙猫 发表于 2017-2-16 09:36 我没用过，只是随手搜来而已。 所满足的条件是：●K7、●电路图、●官网提供

谢了哈

仙猫 发表于 2017-2-14 09:42 http://www.xilinx.com/support/documentation/boards_and_kits/kc705_Schematic_xtp132_rev1_1.pdf

请问你的这个开发板是从官网上买的吗、？我从官网上看到的开发板评估套件和你给的电路图有点不一致，我看到的是EK-K7-KC705-G，你给的是 HW-K7-KC705 ，不知道两个板子的区别大吗？我从原理图看好像没什么区别:congratulate:

仙猫 发表于 2017-2-14 09:42 http://www.xilinx.com/support/documentation/boards_and_kits/kc705_Schematic_xtp132_rev1_1.pdf

谢谢哈:congratulate::loveliness:

仙猫 发表于 2017-2-12 15:28 https://china.xilinx.com/products/boards-and-kits/ek-k7-kc705-g.html#documentation

一直在注册界面收不到发的激活链接，求大神给一份:congratulate:

ywlzh 发表于 2016-10-18 13:11 像这种问题 应该做的第一步就是 向指定的寄存器能写值还能读出值来 做出这个来后再对着手册来配置 ...

受教了。谢了哈

ienglgge 发表于 2016-10-18 12:12 对数据的帧格式不清楚，就看tlv32的手册啊。肯定会有数据含义的描述。寄存器是几位的，这个手册里也有的。

好的。谢了哈

lufei2qq 发表于 2016-10-12 17:38 差分引脚，可以只分配P极性。也可以两个极性都分配。

但是分配了P极引脚，再分配对应的N极时会报错

:victory:

:victory:

嗯嗯，最高倍频值500多MHZ，这个晶振有点坑，不能准确分到需要的频率，要是先倍频后分频，倍频的倍数又太高了，谢了哈