依然爱你·回复过的主题帖子-电子工程世界

依然爱你·

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 【电设】2016年四川省TI杯电设总结 27/177 微控制器 MCU 2017-07-25
  
  看下
2. EEWORLD QQ交流群 46/37338 为我们提建议&公告 2017-07-25
  
  soso 发表于 2017-7-25 17:20 没有筹备 17电赛交流群，可以入群交流，都是过往或者今年参赛的。也欢迎在论坛直接交流。
  好的啊，谢谢了{:1_128:}
3. EEWORLD QQ交流群 46/37338 为我们提建议&公告 2017-07-25
  
  管理员大大有没有17电赛交流群呢？可以补充一下么:)
4. 【明德扬】倾情分享海量FPGA设计技巧学习资料转 65/9913 FPGA/CPLD 2017-05-06
  
  Test
5. 学习TI经典430系列MCU，观看相关视频，抢楼赢奖喽！ 239/90399 TI技术论坛 2017-02-14
  
  抢楼
6. 【FPGA代码学习】之FFT(3) - IPcore的进一步仿真 9/6268 FPGA/CPLD 2016-11-20
  
  shuy06 发表于 2016-5-24 09:16 用matlab自带的fft函数进行Y1 = fft( y2(1:256),N )和ip核自带的[Y,exp_out] = fft256_model(y2(1:256),N,0 ...
  IP核那个需要用exp来移位吧
7. TI大学计划20周年——答题赢好礼活动开始颁奖啦 ~ 61/3967 EEWORLD颁奖专区 2016-11-05
  
  信息确认，感谢TI和EEWORLD:kiss:
8. DE1-SOC液晶屏 7/3845 Altera SoC 2016-09-24
  
  全部都是泡馍发表于 2016-9-24 10:05 是什么屏啊？
  ATK七寸触摸屏 ATK-7’ TFTLCD V2
9. DE1-SOC液晶屏 7/3845 Altera SoC 2016-09-21
  
  驱动过7寸屏
10. 【2015电子设计竞赛】风力摆控制系统赛题解析+源代码开源 1138/228838 电子竞赛 2016-09-20
  
  好六啊
11. altera 15.0 的qsys 怎么添加 epcs 10/5783 Altera SoC 2016-08-23
  
  liwenz 发表于 2016-8-23 13:06 看了你的图，2者确实不一样。你的应该更加新，可能在其他地方添加。我的加上去就都有了，qsys里，原理 ...
  这个板子也是参加一个比赛必须要用这个板子，学校就给发的，我们以前的板子是Cyclone Ⅳ系列的，这个是CycloneⅤ，里边还有ARM芯片，所以就要改好多东西，以前那种固化方案也用不了了，我们学生党也买不起这个啊。我再找找其他方法，要是不行就不固化了，到时候在线跑吧。
12. altera 15.0 的qsys 怎么添加 epcs 10/5783 Altera SoC 2016-08-23
  
  板子不一样配置好多也不一样，你的可能是在把那个Qsys里边EPCS的自动分配引脚打勾了还是在顶层上加了，bdf里边显示，然后Pin Planner里边没有
13. altera 15.0 的qsys 怎么添加 epcs 10/5783 Altera SoC 2016-08-23
  
  截图
14. altera 15.0 的qsys 怎么添加 epcs 10/5783 Altera SoC 2016-08-23
  
  liwenz 发表于 2016-8-22 20:11 https://bbs.eeworld.com.cn/forum.php?mod=viewthread&tid=496145&page=1#pid2048039 这个链接是我做的 ...
  我的是那个DE1-soc的板子，里边的EPCS128是六个管脚的，但是Qsys里边的EPCS是四个管脚的，我就不知道怎么配置了
15. altera 15.0 的qsys 怎么添加 epcs 10/5783 Altera SoC 2016-08-21
  
  但是epcs的管脚怎么配置呢，生成的exampleHDL中里边为什么没有epcs相关的管脚呢，这个不用自己配置么
16. TI 中国大学计划20周年——写祝福送好礼！ 401/86332 TI技术论坛 2016-08-16
  
  TI中国大学计划使更多的大学生能够有更高的起点来学习，望不断增加对各高校的支持力度
17. 位同步时钟提取电路 22/15800 电子竞赛 2016-07-25
  
  设计并制作一个从二进制基带信号中提取位同步时钟的电路，并能测定和显示提取出的位同步时钟频率，设计制作的电路组成框图如图1所示。（1）设计制作“基带信号产生电路”，用来模拟二进制数字通信系统接收端中被抽样判决的非逻辑电平基带信号。要求：（15分）①m序列发生器的反馈特征多项式（本原多项式）为fx=x^8+x^4+x^3+x^2+1，其序列输出信号及外输入ck信号均为TTL电平。②设计制作3dB截止频率为300kHz的无限增益多路负反馈二阶有源低通滤波器，对m序列输出信号进行滤波，并衰减为峰-峰值0.1V的基带模拟信号（A信号）。（2）当m序列发生器外输入ck信号频率为200kHz时，设计制作可从A信号中提取出位同步时钟（B信号）的电路，并数字显示同步时钟的频率。（30分）（3）改进位同步时钟提取电路，当m序列发生器外输入ck信号频率在200kHz~240kHz之间变化时，能从A信号中自适应提取位同步时钟，并数字显示同步时钟的频率。（30分）（4）降低位同步时钟（B信号）的脉冲相位抖动量{:1_89:}，要求{:1_89:}max≤1个位同步时钟周期的10%。（15分）
18. 任性DIY + 做个5V基准做个PWM调速桌面小风扇 36/27461 DIY/开源硬件专区 2016-06-24
  
  视频视频。好好玩的感觉
19. 求助：用modelsim仿真浮点数除法IP核 7/4070 Altera SoC 2016-05-19
  
  没有试过，不过不懂里边的U是什么，你是什么格式输出的呢
20. DDS 很全的资料，论文 337/54241 电子竞赛 2016-05-04
  
  哈哈哈哈哈

统计信息

已有6人来访过

芯积分：--
好友：1
主题：--
回复：23

留言

现在还没有留言

依然爱你·

最近访客

统计信息

留言

推荐博文