a416485164

    1. 请问小梅哥,我按照你的操作步骤一步一步完成,但是结果并没有执行nios代码的现象,最后显示效果和下载sof文件一样,感觉好像并没有把nios中代码部分固化进去,请问你知道什么原因吗?
    2. FPGA-spi问题 2/2825 FPGA/CPLD 2018-04-20
      hh_kings 发表于 2018-4-20 15:43 你的检测方式有问题的,理论上只要大于2倍SPI时钟速率就可以的
      你好,对呀,这个理论上是这样,但是却差得远,现在是ARM在SCK下降沿开始发送数据,FPGA在上升沿进行数据采样,不应该有问题呀,正好把数据采集过来,你看下代码,希望能给出建议 //同步寄存器,消除亚稳态 always@(posedge clk or negedge rst_n)         if(!rst_n)begin                 s0
    3. 2015电赛专家组命题会议透露的一些消息 1605/91978 电子竞赛 2015-08-07
      看下

最近访客

< 1/1 >

统计信息

已有4人来访过

  • 芯积分:--
  • 好友:--
  • 主题:1
  • 回复:3

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言