你看一下手册:)

本帖最后由 dontium 于 2015-1-23 11:07 编辑 亲；带载越重启动电流越大时间越长。软启动能减弱这种不利情况。器件被超额，损坏也说的过去。

DXP 是什么？DXP 表示DAC 操作器程序这是一款可生成使用 DAC 所需的数字波形的工具。我们使用 MMB0，而不是通过模数转换器采集数据；而且我们向数模转换器发送数字激励信息。这可降低模式生成器或代码编写需求，以便便捷使用我们的 EVM 评估 TI DAC。 DXP 支持什么部件？从 v2.0 开始，DXP 支持 I2C、SPI、单通道及多通道 DAC。可通过两种不同方法获得支持器件：DXP 集成的下载实用工具支持下载单个器件通过可安装所有支持器件的支持包安装（在 DXP 产品页面上提供） 有关 DXP 工具的更多详情，请访问：http://www.ti.com/tool/dxp。 DXP 配置文件下载工具配置文件下载工具可帮助用户下载 DXP 所需的一个或多个 DAC 配置文件。该下载工具可通过两种方法获得：DXP 最初安装完成后，会提示用户无配置文件存在，并询问用户是否启动配置文件下载工具。在用户主菜单（应用顶部）的实用程序选项中选择下载 DAC 器件。 工具启动后，您会看到类似于以下屏幕的屏幕。 屏幕首次出现时，首先会确定能否连接至因特网。如果因特网连接可用，指示标记会变绿，否则指示标记为红色。请注意该工具的正确运行需要有效的因特网连接。此外，该工具非常严格，只下载工具，不会从您的计算机中收集信息。如果该工具显示您已连网，请点击该工具右上角的获得可用器件按钮。这样将检索所有能够与 DXP 配合使用的 DAC 配置文件。器件列表下载完成后，用户必须选择一个或多个器件进行下载。如果您想下载所有配置文件，可以选中下载全部器件，这样所有器件都将被选中。在选择了准备下载的器件后，下载选择按钮将会启用。点击该按钮就将开始下载所有已选择的配置文件。下载进度由进度条和屏幕下方的文字显示。下载完成后，可选择屏幕右下方的退出按钮退出工具。 用户菜单中的配置项是什么?用户菜单中的配置项允许用户选择在每次 DXP 启动时是否清除日志文件。这些项目被默认选中或启用后，在程序每次启动时都会清除日志文件。日志文件将用来协助解决软件中出现的问题。您在向论坛提交问题时，可能需要提供这些文件，以帮助我们确定您的配置情况，诊断您所遇到的问题。 DC 连续波形和 DC 单波形的区别？DC 连续波形可通过反复向 DAC 发送相同的命令并锁存该值在 DAC 输出端生成 DC 信号。DC 单波形可通过一次发送和锁存一个命令在 DAC 输出端生成 DC 信号。 波形文件写入器能保证周期波形吗？波形文件写入器通常会做几件事情来帮助用户创建各种周期波形，其不仅可适应 MMB0 上有限的波形分配，而且还可通过给定的 DAC 实现。为了让客户通过点数、整体周期性以及活动通道数高度灵活地精确创建所需的波形，文件写入器在确保周期波形时不会执行任何强制方案。周期性改进的最佳方法通常是添加更多点。在大多数情况下，只需额外增加几个点。 波形文件写入器中有哪些普通 DAC 设置？DXP 波形文件写入器中有两个普通 DAC 设置：输出周期和样片。这两个设置相结合，可展示 DAC 的一个基本特性：更新速率。输出周期将设定所有单个通道波形都必须适应的基本周期。单个格式化 DXP 波形文件可包含多个通道，每个通道频率都必须是每个其它通道的整数倍数。文件写入器可为由输出周期定义的最适合频率强制赋值，以确保符合这一要求。样片将在波形文件中设置总样片数量。文件可能会具有多达 100 万个点，但需要注意的是，生成高分辨率正弦波会花很长时间。 波形文件转换器的定界符是什么?定界符是标记数据单元开始或结束的字符。DXP 的文件转换器允许 3 个定界符：制表、空格和逗号。实例如下：逗号定界：CH11,CH21,CH31 CH12,CH22,CH32 CH13,CH23,CH33 CH14,CH24,CH34 空格定界：CH11 CH21 CH31 CH12 CH22 CH32 CH13 CH23 CH33 CH14 CH24 CH34制表定界：CH11      CH21      CH31 CH12      CH22      CH32 CH13      CH23      CH33 CH14      CH24      CH34 含“波形点”和“DAC 命令”的文件有什么不同?DXP 文件转换器支持两种类型的文本文件输入：波形点和 DAC 命令。波形点就是无格式的波形点，具有匹配被评估 DAC 的适当位宽。DAC 命令就是要发送到 DAC 的一组命令。这些可能是锁存在 DAC 输出端的数据字，也可能是特殊操作命令。文件转换器不会在这些字的前后附加任何信息，而转换器只简单地将文件转换为 .tiwu 二进制文件格式。 应该何时使用无格式文件与格式文件?无格式文件不包含任何与波形数据有关的命令结构。这些只是用于 MMB0 的 32 位二进制格式波形点。在加载 DAC 时，MMB0 会添加适当的命令字与 DAC 通信。无格式文件不仅只包含一个单通道的数据，而且还带有扩展名 .tiwu。格式文件包含与 DAC 通信所需的一切必要信息。它们是用于 MMB0 的完整波形和 32 位二进制格式命令字。这些文件为 DAC 专用，因为命令字可嵌入在文件中。格式文件可能包含多个通道的数据。

         最后一个关键就是基准源引脚上的电容。下面我们以一个实例来确定这个电容的容值。一般在SAR-ADC的datasheet中会给出这个电容的推荐值。我们在设计时，尽可能选择这个值或以上的电容。如果小了会出现问题。下面先解释原因。         由于SAR-ADC在每个转化周期过程中都会从基准源引脚抽取电荷，基准源引脚电容，电荷的减少，必然会引起电容电压的降低。这个由公式[/url]，当Q发生变化时V也会发生变化。如下图所示[url=http://www.deyisupport.com/cfs-file.ashx/__key/communityserver-discussions-components-files/58/0535.5_2D00_12.png]        在最坏的情况下，这个电容电压的减小，不能及时得到前面buffer的调整。即不能及得由buffer给这个电容充电。这是由于buffer的响应速度限制。这就使得在转化开始到结束基准源的电压已经发生了ΔVref的变化。要使得这一变化对ADC无影响，这就要求ΔVref ΔQ/ΔV = 220uA x 4uS/38uV=23uF我们进行保守设计。就把上面的值再提高一倍，并选用E24标准中的电容值那就是47uF。如下图是datasheet中给出的参考设计电路图，图中基准源引脚的电容值即为47uF。这个电容值，是由上面的推算得来的。[url=http://www.deyisupport.com/cfs-file.ashx/__key/communityserver-discussions-components-files/58/3683.5_2D00_15.png]还有一点，就是关于这个电容的特性。这个电容需要有一点的ESR，以保证前面buffer的稳定，对于OPA350推荐选ESR>0.2Ω最后我们总结一下SAR-ADC基准源电路设计的注意要点，也是基本步骤。(1)根据基准源在转化过程中需要的电荷，以及ADC一个LSB所对应的电压值，计算出所需的电容价。把这一个过程放在第一步，是因为它太重要了,需要注意的，这个电容需要有一定的ESR以保证前面buffer的稳定性。(2)选择合适的运放做buffer，这个运放需要低offset，低噪声，温漂的运放。带宽要宽到在采样保持过程能够给后面的电容充电到误差小于1/2LSB，甚至更小。(3)选择基准源，关于基准源以成本允许的情况下，尽量选温漂小的基准源。关于基准源可以参照相关应用文档。(4)给基准源Trim引脚加电容。(5)基准源输出引脚，加具有一定ESR的电容。(6)在基准源输出端后加低通滤波器。以滤除基准源的噪声和不稳定造成的噪声。

        上文part II，分析了基准源电路提高性能的两个方面。如果要进一步提高基准源的性能，需要在以下几个方面入手了。(1) 为基准源的输出端加低通滤波器         上一小节中，C2作为内部buffer的电容负载，虽然选择ESR大的电容，但它还是会引入一个极点。这就有可能使buffer输出端的噪声增加。如下图，在大约9KHz的有一个peaking。这个peaking成了基准源输出噪声的主要部分。文献中在80KHz带宽内测量的RMS值大约为16.5uV。如果这个基准接到ADC中，在65KHz步率范围内的peak-peak值约为138uV。这就是这个基准电源适合于8-14bits的ADC的原因。[/url]        由于电容C2造成的buffer不稳定而引起的噪声增加，可以用一个低通滤波器有效的滤除。滤波器的R1为10K欧，电容C3为10uF，如下图，这个电低通滤波器的带宽约为1.59Hz，这个够低了吧。    [url=http://www.deyisupport.com/cfs-file.ashx/__key/communityserver-discussions-components-files/58/7282.5_2D00_10.png]           下图是加了低通滤波器后的基准源噪底。对比前后发现这个低通滤波器的效果很明显。此时的基准源噪声RMS值为2.2uV，peak-peak值为15uV。 [/url](2) 为基准源输出增加buffer         上面加了R1=10K,C3=10uF低通滤波器的电路，是不能直接连接到SAR-ADC基准源输入端的。原因就是，如果C3上的电荷被ADC的基准源电路抽走了，基准源要为C3充电，而R1，C3构成的RC电路的时间常数为=0.63S。因此给C3充电是一个非常慢长的过程。这就会造成C3电荷得不到及时补充。而失C3上的电压出现下降。这就要引出另一个关键器件，基准源的buffer。需要选用一个运放加在基准备源滤波电路后面做外部的buffer。          这个buffer的选择是很有讲究的，因为它不只是增大基准源的驱动电流。它的更重要的使命是快速的给驱动电容充电。当10uF驱动电容的电荷被ADC抽走时，势必造成电容的正端的电压微小下降。这时就会引起buffer运放的输出电压下降。这就会引起运放的反馈系统的响应，使输出电压回到原来的值，也就是等于Vref的值。回到原来的值的过程受限于两个因素：（1）一个是运放的能否快速反馈调整输出电压回到原值，这就需要一个宽带宽、高响应速率的运放做buffer，而且还需要高精度。这也就是为什么TI的SAR-ADC的参考设计中基准源的buffer，一般都会选用[url=http://www.ti.com.cn/product/cn/OPA350]OPA350的原因。OPA350的增益带宽积GBW为38MHz，而输入失调电压典型值为±150uV。千万别觉得它做基准源的Buffer是大材小用。正因为它有这样高的指标和能力，才用它担任电压基准buffer的这一重任。（2）运放能够有足够的驱动能力，快速给后面的电容充电，这个要求一般容易达到。

本帖最后由 dontium 于 2015-1-23 11:20 编辑       上文part1详细分析了为什么SAR-ADC的电压基准电路设计是设计重点的80%。下面我们就开始设计一个高质量的电压基准。虽然TI的相关英文应用手册对这部分有分析，我还是想详细的一步一步的分析一下这个过程，以便尽量让大家看的更清楚。(1) 基准源的Trim引脚加退耦电容。       这一点被很多的工程师所忽略。可能是看到基准源的datasheet的应用电路中（如下图是REF50XX系列的datasheet），没有加电容，就参照上面的电路设计了。[/url]让我们再进一步的看一下REF50XX系列bandgap基准源的内部，如下图，芯片内部有一个1.2V的带隙基准，和一个用于设置精确输出电压的放大器。这两个就是基准噪声的主要来源。并且带隙基准的噪声还要经过后面的放大电路再放大一次。 [url=deyisupport./cfs-file.ashx/__key/munityserver-discussions-ponents-files/58/2604.5_2D00_5.png]       根据噪声系数（NF）理论，最前级的噪声往往决定信号链路的噪声。因此越在前级减少噪声越有效。如果我们在Trim引脚加一个电容，它将与内部的1K欧电阻形成一个低通滤波器。它将给 bandgap增加一个14.5Hz的极点和160Hz的零点。如果想进一步降低带宽可以加更大的电容。这里即使加一个1uF的电容到trim引脚，都会使总的输出RMS噪声减小2.5倍，2.5倍啊。多么超值的一个电容。上面用理论分析了这个电容的作用，还是缺乏些说服力。下面是TI的工程师的测试数据，由测试结果可见在Trim引脚加了电容的基准源输出噪声大大的降低了。因此这个电容，是非常超值的。[/url](2) 基准源输出端选用大电容，最好是ESR大的电容         开篇图中的10uF电容是用来储存足够多的电荷，以备ADC内部转化电容抽取时，保证基准源电压的稳定。有些工程师可能会知道，SAR-ADC内部的采样电容和转化电容的值一般为几十个pF。10uF的电容储存的电量给几十个pF提供电荷简直是小菜一碟。大家要知道，对于16bits的ADC，如查基准有15ppm（百万分之十五）的波动，就是一个LSB。因此要保证输送给内部转化电容充分电荷时，基准电压的稳定，就要使用大的电容。所以这个电容推荐值都是在uF级（一般选10uF）。现在明白了，这个电容，不单单是给基准源滤波，它肩负着更重要的使命，为ADC的转化电容输送电荷。         这个电容的选取又会引出一个新问题，我们该选ESR小的瓷片电容（ESR约为0.1欧），还是ESR大的钽电容（ESR约为1.5欧）。照经验来说，电容的ESR越小越好。但对于基准源的输出端电容，可不是这样的。我们再看一眼基准源的内部结构，就可以看出，这个电容是作为基准源内部buffer放大器的负载而接到输出端的。运放的输出端接大电容，好像不太保险，是的，这会引起运放的不稳定。因为它与运放的输出电阻形成一个新的极点，这个极点频率会很低。因此这一点应该选择ESR大的电容，构成电路如下图，这个ESR会对电路进行滞后补偿。[url=deyisupport./cfs-file.ashx/__key/munityserver-discussions-ponents-files/58/3386.5_2D00_7.png]         实际的测试结果也表明，使用大的ESR的钽电容基准源输出端的电容时，基准源的噪声确实会下降一些，如下表所示。在实际的电路中由于成本的原因，也可以选用瓷片电容，只要在瓷片电容与基准源输出端串一个小的电阻来提高ESR就可以达到同样的效果。[url=deyisupport./cfs-file.ashx/__key/munityserver-discussions-ponents-files/58/1385.5_2D00_8.png][/url]         以上的基准源，就可以用在14位的ADC中了。

谢谢，我看看！

V-dragon 发表于 2014-8-28 12:55 网上抄的。。。。。。。。。。。。

嗯，觉得这个帖子不错，转载过来跟大家一块分享！

楼主好人呀，果断收藏！:)