小范fpr回复过的主题帖子-电子工程世界

小范fpr

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 时序报红 6/2986 FPGA/CPLD 2018-01-25
  
  下板可能正确，可能错误
2. FPGA实现USB audio2.0 5/3223 FPGA/CPLD 2017-12-14
  
  可以哦，我做过xilinx（xc6s）+68013（56pin）的，可以实现上下40MB/s+
3. FPGA的FIFO USB通信 CY7C68013A 8/4720 FPGA/CPLD 2017-11-27
  
  同步调试完成，上行下行都能达到40M+
4. FPGA的FIFO USB通信 CY7C68013A 8/4720 FPGA/CPLD 2017-11-27
  
  小范fpr 发表于 2017-11-1 11:10 刚调试出来异步的，谁有问题，可以出来交流一下
  下行6M上行10M
5. [求助]FPGA+USB_cy7c68013实现 6/2765 FPGA/CPLD 2017-11-20
  
  chenzhufly 发表于 2017-11-20 11:40 固件是1.1 还是2.0
  2.0的
6. [求助]FPGA+USB_cy7c68013实现 6/2765 FPGA/CPLD 2017-11-20
  
  白丁发表于 2017-11-19 11:48 usb2.0最高60MB吧，一来一回打个对折，30MB，那就看看数据生成的速度有多快吧，再查查固件哪里没有搞好
  就是不知道固件配置哪有坑:titter: 谢谢您
7. [求助]FPGA+USB_cy7c68013实现 6/2765 FPGA/CPLD 2017-11-18
  
  本帖最后由小范fpr 于 2017-11-18 11:29 编辑
  beta5 发表于 2017-11-17 16:24 这个貌似需要修改固件和驱动，网上有很多的贴子，你可以找找。
  您的意思是固件配置限制速度？
8. 初学CPLD，一开始使用软件就出现问题，请高手指导一下，不胜感激。 8/2582 FPGA/CPLD 2017-11-08
  
  yes就行了，可能建工程的版本和你用的版本不同
9. 时序仿真过了，为什么实际的电路就是出现了一些错误 2/3373 FPGA/CPLD 2017-11-02
  
  时序约束？
10. FPGA的FIFO USB通信 CY7C68013A 8/4720 FPGA/CPLD 2017-11-01
  
  小范fpr 发表于 2017-9-22 17:14 正准备做这一个，楼主分享一下经验
  刚调试出来异步的，谁有问题，可以出来交流一下
11. 在quartus中和使用signalTap来采集信号的波形 1/4688 FPGA/CPLD 2017-10-31
  
  把深度设置的深一点就能看到的多了
12. quartus驱动 3/2090 FPGA/CPLD 2017-10-30
  
  quartus的安装目录下自带驱动
13. 【原创教程】轻松搞定FPGA，手写VGA、触摸屏、贪吃蛇、钢琴、PS2鼠标VGA画笔、AD/... 129/32205 FPGA/CPLD 2017-10-27
  
  收藏再顶
14. 求大神 2/1709 FPGA/CPLD 2017-10-23
  
  楼上正解，assign 只能给wire类型的赋值
15. 求助，关于xilinx分频 2/2127 FPGA/CPLD 2017-10-17
  
  gs001588 发表于 2017-10-17 11:12 也没用过xilinx FPGA，但一般带PLL的FPGA，分频系数和倍频系数都有个范围的。 50M 变 48M，需要25分频，再 ...
  谢谢
16. 有没有大神用过MAX1168这款AD芯片？ 6/2368 FPGA/CPLD 2017-10-13
  
  ienglgge 发表于 2017-10-10 18:08 如果配置01是八通道全扫描,手册里明明是Sequentially scan channels 0 through N (N ≤ 7) 0-N ，不 ...
  谢谢回复。不好意思，我说错了。现在理解什么意思了
17. 有没有大神用过MAX1168这款AD芯片？ 6/2368 FPGA/CPLD 2017-10-10
  
  ienglgge 发表于 2017-10-9 14:09 需要配置寄存器，有点看不懂.把问题详细说明一下。哪个寄存器不会配。
  那个控制寄存器，bit[7:5]通道号，bit[4:3]扫描模式，如果配置01是八通道全扫描，那通道配置的什么意思？ bit[2:1]电源模式，具体什么意思？谢谢菜鸟一个，多包涵
18. case语句中，最后default：；什么意思？ 9/11905 FPGA/CPLD 2017-09-30
  
  不写的话，貌似综合有latch
19. 有没有大神用过MAX1168这款AD芯片？ 6/2368 FPGA/CPLD 2017-09-30
  
  xianw 发表于 2017-9-29 20:15 不知道
  {:1_144:}
20. 【设计工具】FPGACPLD设计工具──Xilinx+ISE使用详解 24/8245 FPGA/CPLD 2017-09-28
  
  这个好，大赞

统计信息

已有43人来访过

芯积分：--
好友：--
主题：3
回复：35

留言

现在还没有留言

小范fpr

最近访客

统计信息

留言

推荐博文