-
芯片是9b92,用到ADC0的0采样序列和1采样序列,0的话只能采集8个通道后申请中断,我要采集11个通道,所以我又采用1序列,要达到每2ms采样一次,一次采样11个通道,所以我分成1ms采样0序列,1ms采样1序列 这样逻辑对吗?
-
可否请问下ADC多通道采样问题?
// ADC采样序列步进配置:ADC基址,采样序列0,步值,采样通道
ADCSequStepConfig(ADC_BASE, 0, 0, ADC_CTL_CH0); // 第0步:采样ADC0
ADCSequStepConfig(ADC_BASE, 0, 1, ADC_CTL_CH1); // 第1步:采样ADC1
ADCSequStepConfig(ADC_BASE, 0, 2, ADC_CTL_CH0 | // 第2步:再次采样ADC0后
ADC_CTL_END | // 结束,并
ADC_CTL_IE); // 申请中断
这个的话是采样第2步结束,如果我想采样10次呢?步值最大只有7,这个要怎么配置?
-
弱弱的问一句,是不是基本都是男生做嵌入式方面?女生有前途吗?:titter:
-
哦 我是看到芯片资料上说PLL的固定频率是200M 我就以为和外部晶振没关系了 谢谢您的指点!非常感谢!
-
可是PLL的固定频率不是200MHZ吗?然后4分频不就是50M?会和外部晶振有关?外接的是8M的
-
再请问下,像这样配的话SysCtlClockSet(SYSCTL_SYSDIV_4 | SYSCTL_USE_PLL | SYSCTL_OSC_MAIN |SYSCTL_XTAL_8MHZ);就是50M,是200M4分频结果
那SysCtlClockSet(SYSCTL_SYSDIV_4 | SYSCTL_USE_PLL | SYSCTL_OSC_MAIN |SYSCTL_XTAL_16MHZ);也是50M?
-
请教各位80M的时钟要怎么配置?外部晶振8M 总感觉配到50M的时候都是PLL在起作用,外部晶振好像起不到作用 这一块一直很糊涂
-
好像是的,不用再自己分配了,谢谢啦
-
PWMOutputState(PWM_BASE, (PWM_OUT_2_BIT | PWM_OUT_3_BIT ), true);
// 使能PWM0和PWM1的输出
为啥由out0 out1 变成out1 out2?