呵呵。。ROM因该是勾了一个输出寄存。 所以实际上出来的数据，比地址晚一拍。 另外，你觉得数据多了的原因，是相对于你的clr去的。。对ROM来说，CLR是无效的啦。给不给CLR，数据都会出来。。所以。。。在CLR拉低之前，ROM的0地址的数据就已经出来了，就是65。而你的0地址在时序图中持续了两个时钟周期。。。