danielzhoufeng

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. 关于锂电池7.4V转5V的电源芯片 11/16012 单片机 2012-05-03
      对5V纹波要求不严的话还是用DC/DC吧，LDO压差一大，功耗是个问题
    2. （LATTICE的CPLD器件）内部分频信号如何约束到全局网络上去？ 3/5126 FPGA/CPLD 2012-05-03
      呵呵，由于之前硬件设计的时候用的是一个相对高频晶振，选用的CPLD比较老，资源有限，也没有PLL，所以用的代码去分频出一个较低频率的时钟用，不知道如何把这个时钟再约束到全局上去
    3. TI Stellaris某某公司内部FAE培训全套资料 58/18501 微控制器 MCU 2012-03-30
      嗯，多谢楼主
    4. 消费电子领域十大技术趋势 1057/133035 消费电子 2012-03-29
      看看
    5. 嵌入式系统可靠性设计(1) 14/9979 嵌入式系统 2012-03-29
      硬件可靠性和硬件成本是一个矛盾的对立~对于一个真正的产品来说，往往是一个折中的选择，具体还是要根据应用的环境而定
    6. F28335一直没法运行，提示说是出于低功耗状态 4/7303 DSP 与 ARM 处理器 2012-03-29
      处理器时钟丢失，检查一下时钟看看
    7. PCB的惨痛经历，值得工程师借鉴！--转贴 73/26052 PCB设计 2012-03-28
      说的不错，有的时候，PCB没有设计好，电路也不会按照原理图设想的那样工作，特别是信号到了高频，射频之后，PCB的设计就变得尤为重要，现实工作中碰到的大师也都是PCB设计专家
    8. 请问各位大牛，PCB开窗的作用 1/4518 PCB设计 2012-03-28
      可以在上面加散热孔起到一定的散热效果
    9. 请教CPLD和FPGA的区别，尤其是代码的安全的考虑 6/3454 FPGA/CPLD 2012-03-28
      以前的FPGA由于工艺的问题，掉电之后是需要重新配置的，因此，在设计中会给FPGA加外围配置电路，包括主动配置的E2PROM等或被动配置的CPU接口，因为这些外部硬连线的存在，导致配置线上的数据很容易被盗取，所以这种模式下的FPGA的保密性是很差的，但现在新型的FPGA已经出现芯片内部内嵌ROM或flash，这样，配置链路就是在芯片之内了，因此保密性也可以做到很好，不过这种FPGA的成本会增加，因此价格上面也会贵点，所以，还是要看用在哪里，一般CPLD用于逻辑控制较多，而FPGA用在时序控制方面较多
    10. 请教CPLD和FPGA的区别，尤其是代码的安全的考虑 6/3454 FPGA/CPLD 2012-03-28
      以前的FPGA由于工艺的问题，掉电之后是需要重新配置的，因此，在设计中会给FPGA加外围配置电路，包括主动配置的E2PROM等或被动配置的CPU接口，因为这些外部硬连线的存在，导致配置线上的数据很容易被盗取，所以这种模式下的FPGA的保密性是很差的，但现在新型的FPGA已经出现芯片内部内嵌ROM或flash，这样，配置链路就是在芯片之内了，因此保密性也可以做到很好，不过这种FPGA的成本会增加，因此价格上面也会贵点，所以，还是要看用在哪里，一般CPLD用于逻辑控制较多，而FPGA用在时序控制方面较多
    11. cpld 计数器 从0开始计数记到16停止， 上电之后计数器不工作 7/3713 FPGA/CPLD 2012-03-28
      呵呵，楼主可能本意就是要计数到16就停止计数了吧 楼主可以看看你的时钟频率有多高，另外，是怎么得出没有计数过程这个结论的呢？用示波器看了？

最近访客

< 1/1 >

统计信息

已有91人来访过

  • 芯积分：--
  • 好友：--
  • 主题：1
  • 回复：11

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文