luyucan001回复过的主题帖子-电子工程世界

luyucan001

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 关于TCP-IP协议基础及USB2.0协议学习资料 140/15696 stm32/stm8 2015-01-26
  
  顶顶顶~~~~~~
2. 【设计工具】《片上系统设计思想与源代码分析》光盘很好的verilog学习资料 1010/99620 FPGA/CPLD 2012-12-04
  
  顶顶顶顶顶
3. 串口程序不稳定 4/2497 FPGA/CPLD 2012-11-30
  
  应该是波特率没同步，将FPGA的计数进行修改，让波特率更精确
4. 求verilog HDL代码 2/2372 FPGA/CPLD 2012-11-23
  
  隔1.5s采样一次，采样三次，判断，再输出
5. 【设计工具】《深入浅出玩转FPGA》PDF 光盘资料 2775/223342 FPGA/CPLD 2012-11-23
  
  ding 顶顶
6. Verilog HDL信号类型不一致 5/2448 FPGA/CPLD 2012-11-22
  
  个人感觉没有问题。只是输入不能定义为wire型而已
7. quartus出现can't find name of bus 2/5960 FPGA/CPLD 2012-11-22
  
  信号改成ram[7..0]
8. fpga能配置出8个以上的端口吗？ 2/2519 FPGA/CPLD 2012-11-22
  
  有多少可用引脚，就可以做多少个
9. 有深圳FPGA高手吗？ 5/3489 FPGA/CPLD 2012-11-22
  
  FPGA的时钟多少？你用100M的通信。
10. 非阻塞赋值的问题，求解释？ 3/2726 FPGA/CPLD 2012-11-22
  
  start .非阻塞是同时进行的，两个语句同时，所以在其加1同时满足下面的条件，故到start
11. FPGA与51单片机通讯的问题 9/3254 FPGA/CPLD 2012-11-22
  
  大哥，你要考虑波特率问题啊，FPGA走的一个时钟，单片机一条指令都不一定走完。你要看下51端口大概多长时间能识别到数据，在让FPGA数据维持那个时间就行了。
12. 【FPGA设计】《FPGA设计高级技巧》全系列讲述已修改免费 1324/108893 FPGA/CPLD 2012-11-22
  
  ding ding ding

统计信息

已有46人来访过

芯积分：--
好友：--
主题：--
回复：12

留言

现在还没有留言

luyucan001

最近访客

统计信息

留言

推荐博文