原帖由 火煞王 于 2011-11-22 09:12 发表 rt求高手指教~:)

大神快现身~

卡片U盘 ？？？

自己搞懂了~~~哎，

这个我知道，你看看我的程序，我也是按例程改的，没有问题，为什么进不了中断，我就是想A0口采换到A4口采而已。为什么啊？？？？？？？？？？？？？？？ 以下是正确的例程： #include "msp430x54x.h" void main(void) {   WDTCTL = WDTPW + WDTHOLD;                 // Stop WDT   ADC12CTL0 = ADC12SHT02 + ADC12ON;         // Sampling time, ADC12 on   ADC12CTL1 = ADC12SHP;                     // Use sampling timer   ADC12IE = 0x01;                           // Enable interrupt   ADC12CTL0 |= ADC12ENC;   P6SEL |= 0x01;                            // P6.0 ADC option select   P1DIR |= 0x01;                            // P1.0 output   while (1)   {     ADC12CTL0 |= ADC12SC;                   // Start sampling/conversion         __bis_SR_register(LPM0_bits + GIE);     // LPM0, ADC12_ISR will force exit     __no_operation();                       // For debugger   } } #pragma vector = ADC12_VECTOR __interrupt void ADC12_ISR(void) {   switch(__even_in_range(ADC12IV,34))   {   case  0: break;                           // Vector  0:  No interrupt   case  2: break;                           // Vector  2:  ADC overflow   case  4: break;                           // Vector  4:  ADC timing overflow   case  6:                                  // Vector  6:  ADC12IFG0     if (ADC12MEM0 >= 0x7ff)                 // ADC12MEM = A0 > 0.5AVcc?       P1OUT |= BIT0;                        // P1.0 = 1     else       P1OUT &= ~BIT0;                       // P1.0 = 0     __bic_SR_register_on_exit(LPM0_bits);   // Exit active CPU   case  8: break;                           // Vector  8:  ADC12IFG1   case 10: break;                           // Vector 10:  ADC12IFG2   case 12: break;                           // Vector 12:  ADC12IFG3   case 14: break;                           // Vector 14:  ADC12IFG4   case 16: break;                           // Vector 16:  ADC12IFG5   case 18: break;                           // Vector 18:  ADC12IFG6   case 20: break;                           // Vector 20:  ADC12IFG7   case 22: break;                           // Vector 22:  ADC12IFG8   case 24: break;                           // Vector 24:  ADC12IFG9   case 26: break;                           // Vector 26:  ADC12IFG10   case 28: break;                           // Vector 28:  ADC12IFG11   case 30: break;                           // Vector 30:  ADC12IFG12   case 32: break;                           // Vector 32:  ADC12IFG13   case 34: break;                           // Vector 34:  ADC12IFG14   default: break;   } } [ 本帖最后由 火煞王 于 2011-11-17 12:32 编辑 ]

wait online