jokeboy999

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. FPGA图像采集显示求助 6/3517 FPGA/CPLD 2012-04-13
      加你qq，你没响应。 我现在的问题是，地址修改后，屏幕可以稳定，但是是错位的，比方说，显示屏上有条线，线左的是图像的右侧的部分，线右是图像左侧部分，改了几天了，仍然解决不了。请指教下
    2. FPGA菜鸟求助。。。请各位大侠帮忙 4/2576 FPGA/CPLD 2012-04-10
      看芯片手册
    3. FPGA图像采集显示求助 6/3517 FPGA/CPLD 2012-04-10
      自己顶个，我相信肯定有高手，只不过懒得理我。 不知道该怎么提问，会有高手搭理。。。
    4. 用verilog写两个数差的绝对值 5/10400 FPGA/CPLD 2012-04-10
      我以前用补码做过，但效果也不是很理想，后来用比较的方法来判断， 绝对值无非就是求差出来的结果不能为负， 所以，我判断两个数， module( input clk,input a,input b,output c); always@(posedge clk) begin if(a>=b)  c
    5. MIG产生的ddr控制器怎么和自己的逻辑对接 2/2736 FPGA/CPLD 2012-03-21
      我用的是xilinx的MIG，产生的控制器里面有个testbench，我已经上板调试了，正常运行，后来我在testbench的基础上进行了修改，由于我的数据是27M的时钟8位输入，ddr控制器是100m时钟，32位输入，我得加个fifo，但是我加了fifo之后，发现，数据总是无法读入到ddr里面，不知道斑竹用过MIG吗
    6. writing_testbenches_2rd 好书分析 453/59106 FPGA/CPLD 2012-03-13
      看看是什么
    7. 【设计工具】《深入浅出玩转FPGA》PDF 光盘资料 2775/222289 FPGA/CPLD 2012-03-13
      好东西
    8. DCM的仿真LOCK引脚一直是X 1/2948 FPGA/CPLD 2012-03-09
      按理说，输出稳定以后，LOCKED 引脚应该拉高才对啊
    9. TVP5150裁剪视频的问题 4/4388 FPGA/CPLD 2012-03-08
      无语了，有木有人啊
    10. 【设计工具】《深入浅出玩转FPGA》PDF 光盘资料 2775/222289 FPGA/CPLD 2012-02-20
      好东西啊
    11. altera视频处理选型求助 6/3564 FPGA/CPLD 2011-12-09
      stratix系列都可以吗？
    12. MPMC里的VFBC 2/4545 FPGA/CPLD 2011-11-23
      你这个问题是怎么解决的?我最近也再用mpmc，不相用MB或PPC。 英文资料是写了几行，感觉自己做还是费劲啊，求助
    13. ise调用edk子模块不显示 5/4430 FPGA/CPLD 2011-10-26
      我找到问题了，其实是版本bug问题。10.1的ISE如果调用现成的edk，需要先在ise里面建立一个新的edk空白子模块，然后把他关掉，将需要调用的edk复制粘贴到新建的edk文件夹里面，然后重启ise就解决这个问题了。搞的头好大，希望碰到类似情况的人，不至于走弯路
    14. 关于FPGA边缘检测的问题 2/2384 FPGA/CPLD 2011-10-26
      可能是把，我用的买的开发板，听上一届的说，jtag曾经出过问题，但也不至于会这样吧。搞不清楚啊
    15. FIFO核问题 7/3717 FPGA/CPLD 2011-10-21
      现在看来是视频同步问题
    16. verilog的always块里，既有电平又有边沿触发呢？ 15/19772 FPGA/CPLD 2011-10-21
      那怎么改一下才行呢。我也怀疑是这的问题
    17. 谁有synplify pro啊？ 3/2859 FPGA/CPLD 2011-10-21
      电驴里有9.6.2
    18. UART收发器设计实例 8/3337 FPGA/CPLD 2011-10-21
      顶下，如果程序有注解，可读性就强了
    19. FPGA 模拟I2C 控制器 6/4748 FPGA/CPLD 2011-10-21
      好东西，顶啊
    20. 关于I2C控制器 6/3400 FPGA/CPLD 2011-09-21
      我用的是tvp5150，和saa7121.我想在ISE里实现，5150输出直接给saa7121输入，改怎么写呢，反正 我写的assign vpout=vpin不行啊。加了fifo缓冲也不行啊。 edk里就是个vpout=vpin。 因为上面两芯片都已经配置好了，按手册说，配置完成就自动工作了。可是为什么不出图像呢。难道还需要编写一个视频采集模块吗？
第1页首页尾页    总共2页跳转

最近访客

< 1/1 >

统计信息

已有428人来访过

  • 芯积分：--
  • 好友：--
  • 主题：22
  • 回复：29

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文