-
什么意思
-
有问也有答吗？ :faint:
-
好贴 跟大师多多学习:pleased:
-
真是好东西 就是看不懂:faint:
-
:Mad: 真是厉害！
-
07.11
最近比较烦！经常出差！
-
真是打击我这个菜鸟！
:surrender:
-
学习下位操作:pleased:
-
请问下TCP_CM3.lib和TCPD_CM3.lib两个文件是做什么用的？
在一个例程中有看见，但是没看明白。
-
:~o 原来我是那么的菜！
基本上都答不出来:Cry:
-
夏老师：
您好！
再请教个问题，百度了好久也没找到答案！也是您书上的例题，综合通不过，不知道是什么原因？
module tryfunct(clk,n,result,reset);
output[31:0]result;
input reset,clk;
input [3:0]n;
reg[31:0]result;
always@(posedge clk)
begin
if(!reset)
result
-
:Laugh:
OK！仿真没问题了。
谢谢夏老师！
-
夏老师：您好！
我是一个FPGA学习的新手，最近在看您的verilog数字系统设计教程，碰到一个不知道怎么仿真的例题？
例题【15.2】并行数据流转换成一种特殊串行数据流的模块设计。
模块M1：ptosda.v
模块M2：out16hi.V
测试模块不能综合：sigdata.V
顶层模块：top.v：包含了上述三个文件。
这个例子怎么用quartusII和modelsim仿真的？
我是这样做的：
1、M1和M2是独立的两个模块，所以M1和M2先分别建一个工程，生成ptosda.vo和out16hi.vo。
2、然后将ptosda.vo、out16hi.vo、ptosda.v、out16hi.V、sigdata.V、top.V导入modelsim进行编译。
3、对ptosda模块仿真，对out16hi模块仿真都没有结果。
不明白！
谢谢夏老师！
[ 本帖最后由 MD2010 于 2011-3-31 17:30 编辑 ]
-
:Laugh:
谢谢收下
-
夏老师，您好！
1、用FPGA实现海明码的编码与解码设计，数据位11位，可以用哪些算法实现的？各有什么优缺点的？
2、算法如何学习？请您给推荐教材或者给指点一下！谢谢！
-
加班好！
:D
-
2011-02-22
有事没事，逛逛eeworld！
:D
-
希望做一个既有简单的，又有复杂的DIY作品。
先玩玩简单的，等把简单的搞明白了，再进一步搞更复杂。
这样子也可以找一些高手来参与这个活动，更热闹，更有趣。
-
2011-02-22
啥也不想说，就想多挣点钱！;P
-
我装的PADS2004怎么打不开啊？
51单片机