-
不错不错 值得借鉴 还领了一节免费的试听课 晚上试听看看
-
:Sweat: :Sweat: :Sweat: :Sweat: :Sweat: :Sweat: :Sweat: :Sweat:
-
一个FIFO也可以的,系统时钟应该比采集时钟快多了,对应每个采集通道信息一次写入就可以,两次采集之间的时间可以轮询读取AD数据写一遍了吧
-
做一个复用或者读写端口分开就OK了
-
原帖由 eeleader 于 2012-8-22 21:59 发表 [url=https://bbs.eeworld.com.cn/redirect.php?goto=findpost&pid=1365580&ptid=344805][/url]
使用时钟流水线,循环加了
是的,需要输出wire就直接赋值就可以了
-
多谢,目前公司所用的架构基本都是FPGA+DSP模式,或者直接一颗FPGA来解决
-
时序问题最典型的就是在不做约束的时候,用了60%以上的资源时,出现两次综合结果不一样,根据自己设计的逻辑无法跑通
-
你这个两个不同逻辑,实现的方式不一样,逻辑上的时延肯定不一样的
-
不知这位哥们SDRAM的控制器是用什么方式做的?
-
拉出sdram控制器的借口顺序看看,应该很快就能搞定
一般做sdram存储最好一次读写操作数据多一点,不然启动一次需要花费时间,这个速度就降低了
-
very good……
-
支持,又顶起来了,不知道现在搞怎么样了,能不能加入?
qq:448675600
-
很不错,之前我想做个FPGA+mcu的开发板,配套AD和以太网通信或者USB通信,目前FPGA+处理器的应用越来越多,一直忙于项目,没有时间做,各位大侠,觉得这样的开发板如何,有没有需求?
-
这个不是so easy……
-
找兼职的出差1-2个月,这个……
-
仁者见仁,智者见智,看怎么需求了……
-
木有………………
-
查询切换,用个状态机搞定
-
需要电路还是程序?
-
有没有使用说明的啊