我就奇葩了 在clk的上升沿，你是怎么检测到clk1x_en的？ 从你最上面的图，clk1x_en是根本检测不到的（或者说在速度高点的时候hold time是肯定满足不了的） 但到下面的图，你clk却延迟了半个周期，可以正确的检测到了clk1x_en，这是怎么做到的？