恩，希望能试用

怎么运用，现在用的什么东西，以后打算用什么东西，这些信息都没有，无从谈起啊 查些资料，准备工作得先做好

发邮件问我

有VGA接口和CAN BUS接口啊，想玩复杂的也可以啊

cobble2064@sohu.com

204个管脚引出了200个，有专门预留的20路用户IO

筹满15块,开钢网批量加工。

贴子的第二行就有价格，请仔细看。

可以用ISE，厂家开发软件当然可以用，这是必然的。用AD6，也必须装ISE，由ISE在后台进行编译下载。

各种外围接口： 名称 型号 功能 参数 简介 FPGA芯片 XC3S400-5PQ208C 主芯片 40万门 最主流的xilinx,FPGA芯片 配置芯片 XCF02SV020C flash 2M FPGA,bit文件存放flash RAM IS61LV25616AL-10KI high-speed RAM 256K*16 内存，当你学会使用内存了，你基本上就掌握系统框架了 串口2路 MAX3232 串口电平转换 支持2路RX，TX,一路带流量控制 串口，工控通讯的昨天和今天 can总线接收器 MCP2551 can接收器 can，工控通讯的今天和明天 VGA接口 VGA接口 主流的显示接口，如果你能用上它，你是高手了 LCD 2行显示LCD 最廉价，普及的显示界面 7段数码管 4路7段数码管 4路带下标点7段数码管 数字电路必学内容,简单,有效 LED灯 8路 灯，最简单的验证手段。为什么是8路？应为8位数据和地址最常用，学习的初期，它的利用率最高 拨码开关 8路 能保持的输入信号，拨动开关 5路复位开关 5路 可复位的输入信号,别小看它，51的rst用它,下降沿触发的中断也要用到它 PS2 1路 鼠标，键盘。开始编写最简单的驱动吧，高手的必经之路。将它和LCD一起开发一个输入，显示小系统吧。您会有很大的成就感的。别不信,试试看:) 用户IO 用户自定义I0口 18路 留了18个直接到FPGA I/0口的端口给你，我的I/O我作主 [ 本帖最后由 cobble1 于 2009-12-28 13:40 编辑 ]

买我的吧 名称 型号 功能 参数 简介 FPGA芯片 XC3S400-5PQ208C 主芯片 40万门 最主流的xilinx,FPGA芯片 配置芯片 XCF02SV020C flash 2M FPGA,bit文件存放flash RAM IS61LV25616AL-10KI high-speed RAM 256K*16 内存，当你学会使用内存了，你基本上就掌握系统框架了 串口2路 MAX3232 串口电平转换 支持2路RX，TX,一路带流量控制串口，工控通讯的昨天和今天 can总线接收器 MCP2551 can接收器 can，工控通讯的今天和明天 VGA接口 VGA接口 主流的显示接口，如果你能用上它，你是高手了 LCD 2行显示LCD 最廉价，普及的显示界面 7段数码管 4路7段数码管 4路带下标点7段数码管 数字电路必学内容,简单,有效 LED灯 8路 灯，最简单的验证手段。为什么是8路？应为8位数据和地址最常用，学习的初期，它的利用率最高 拨码开关 8路 能保持的输入信号，拨动开关 5路复位开关 5路 可复位的输入信号,别小看它，51的rst用它,下降沿触发的中断也要用到它 PS2 1路 鼠标，键盘。开始编写最简单的驱动吧，高手的必经之路。将它和LCD一起开发一个输入，显示小系统吧。您会有很大的成就感的。别不信,试试看:) 用户IO 用户自定义I0口 18路 留了18个直接到FPGA I/0口的端口给你，我的I/O我作主 发站内短信即可，价格350

版本不同一般不会造成波形不同，因为根本的逻辑设计是一样的。 要确定选择哪一个，也不是很难。 首先找到两个版本的波形差异部分，然后比照代码，看看哪个是正确的，选择正确的那个即可。

每个CPU都有一个启动地址，比如0x0。这个参考数据手册就行。手册的中断等部分应该有说明。因为复位上电也属于一种异常中断，所以这种中断从何处恢复一般会有说明。

1、SDRAM本身耗电比较大，一般都有上百mA，特别是上电初始化的时候； 2、CPU上电初始化需要大约数秒的时间，这期间有很多IO口处于不可控的状态，如果周边电路设计不良的话，是会消耗较多电流的。 举例来说，比如某个IO口瞬间处于高电平输出状态，而外围没有接限流电阻，直接与下级电路构成电流回路，这时候就与短路到地差不多了。直到初始化完成才结束。 3、类似的，还有很多数字逻辑电路都有类似的情况，需要特别注意各种IO的初始状态问题，针对这点在外围电路上要有一定的保护措施。 一点浅见，供你参考。

SONY私有的，一般没有公开资料

　　分辨率 　　数字温度传感器分辨率是描述传感器可检测温度变化细微程度的指标。集成于封装芯片的温度传感器本身就是一种模拟传感器。因此所有数字温度传感器均有一个模数转换器(ADC)。ADC分辨率将决定器件的总体分辨率，分辨率越高，可检测到的温度变化就越细微。 　　在产品说明书中，分辨率是采用位数和摄氏温度值来表示的。当采用位数来考虑分辨率时，必须多加注意，因为该值可能包括符号位，也可能不包括符号位。此外，该器件的内部电路可能以不同于传感器总体温度范围的值，来确定内部ADC的满量程范围。以摄氏度来表示的分辨率是一种更直接分辨率值，采用该数值可进行设计分析。 　　现有器件的分辨率从1℃到0.03125℃不等。National公司的LM75通常是一种9位温度传感器。关于前一点，LM75的全工作范围是-55～+125℃。因此您可能希望分辨率是0.352℃。实际上，该分辨率被规定为0.5℃。TI的TMP102通常是12 位器件，其分辨率为0.0625℃。即使环境温度发生微小变化其也会提醒微控制器采取相应的措施。 　　功耗 　　大多数系统设计人员都非常关心系统的总功耗，电池供电系统尤为如此。对于这些应用领域使用的数字温度传感器来说，规定功耗必须在整个系统功率预算以下。现在市场上的许多数字温度传感器处于工作状态时，仅消耗微安电流。市场上还有一些具有断电引脚或断电寄存器功能的其他器件。它们在断电状态下的耗电可能远不到1mA。因为系统监控活动通常是非连续的，因此设计人员可充分利用“单触发”模式的优势（该模式也是一些数字温度传感器的功能之一）。在“单触发”模式中，该器件的上电时间刚好完成测量，接着随即恢复断电模式。利用这种功能，时间平均耗电量可降至最低。 　　National公司的LM70数字温度传感器就是一款采用断电寄存器的中等低功耗器件。运行状态下的最大静态电流指标是490μA，但当该器件进入关机模式时，电流消耗通常降至12μA。TI的TMP102采用了“单触发”模式，因此设计人员可轻松地使该器件处于断电状态，其电流消耗通常低于1μA。即使处于工作状态时，该器件也仅消耗10μA静态电流。 　　考虑系统功耗时，另一个因素是数字温度传感器的电源电压要求。大多数温度传感器的性能指标要求的供电电压范围为2.7～5.5V。有几款器件（如Maxim公司的 DS75LX）则专门适于低电压应用，其规范要求的电压范围是1.7V～3.7V。TMP102的性能要求电压可低至1.4V。 　　接口 　　大多数数字温度传感器都具有下列两种接口中的一种：I2C或SPI。I2C接口是一种两线总线，可用于与监控器件进行通信的多种系统。它通常以 400kb/s 的速度运行，但如果采用有源终端电路，则可以 3.4Mb/s的速度运行。该总线要求单线具有上拉电阻，这使材料清单成本增加很小。利用温度传感器器件上的引脚可将多个传感器装在同一条总线上。一些器件可在出厂时拥有不同的地址，便于通过一台I2C主控制器来控制数个相同的器件。当需要在系统内若干个点进行温度测量时，其作用就显现出来了。

源程序：

结语:          科学的发展, 工艺的进步, 导致了集成电路的大发展, 从而引发了IC 设计业一浪又一浪的发展高潮。随着单电子控制器件等超微型器件曙光的显现, 集成电路设计业将会遇到新的挑战和更大的发展机遇。我们坚信, 广大从事集成电路设计业的同事们, 一定能在现有的设计工具基础上,创造出更新、更完善的设计工具,将这件伟大而艰巨的集成电路设计事业完成得更好, 从而为广大消费者们设计出功能更强、体积更小、更加实用的新产品。

四、EDA向EDO的转变。          最新的一种观点认为：在电子设计的前端和后端，传统EDA方法已经发生若干变化，它们正在重塑传统的EDA工业。EDA已不能准确地反映出这一工业界当前正在发生的巨大变化，一个更精确的词将是EDO(电子设计最优化)。一种设计模式区别于另一种设计模式的根本表现在其设计流程。目前，随着制造业的飞速发展，许多新的设计流程被不断的提出。这些设计流程总的趋势就是要使得设计能够用尽可能少的迭代次数来完成。通过自动执行许多原本依次处理的任务，以及使分析与设计创建紧密结合，其最终的目的就是希望新的设计能够一次成功而无须反复的迭代。新设计工具细致地分析了设计结果，然后做出选择使设计收敛在要求的各个目标上，这种修改－分析－再修改－再分析……的过程，本质上是一个最优化过程。这就是所谓的EDO的核心之所在。在传统的ASIC设计中，设计被分离成了前端和后端两个孤立的部分，作前端逻辑设计的人员和后端物理设计的人员的工作基本上是分开的，他们联系的唯一纽带就是网表。然而在深亚微米出现以后，这样的设计模式已经变得令人难以忍受。由于物理设计人员很难满足逻辑设计人员的要求，致使设计的迭代次数变得越来越多。因此从这个角度上看，EDO决不是在EDA上的改良，它需要一种全新的设计思路，要有全新的能够从逻辑和物理两个角度来分析、设计芯片的混合工具。尤其是在综合这个步骤上，要求能够在综合的时候就能够对物理的层面进行分析预测,以最大可能的减小迭代次数来完成优化。EDO也对设计人员提出了更高的要求，过去那种只是了解设计步骤的一部分的设计人员将很难适应EDO的要求。在EDO的时代，要求设计人员要学会不要把自己的设计局限在某些具体的工艺上，要能够更多地把自己从设计的具体实现中解放出来，学会从整体上去考虑问题。设计人员对于设计工具的依赖程度将更加高，设计的优化程度和可靠性直接的取决于设计工具。

同时由于C/C++语言支持面向对象的设计方法，相对于传统的编码方式，面向对象有着不可比拟的生产率方面的优势。但是，C语言也有其弱势的地方。系统级设计需要复用很多的组件，还要包括测试基准，由于C语言不是专门为硬件开发而设计的，因此一些硬件的要求还不适合用C语言来表达。对于硬件设计而言,C语言也没有能够提供一个硬件设计的库。这也需要业界继续为之努力，提供一个可以扩充的C语言的子集。我们有理由相信,随着IC设计业的发展,一种能够兼容硬件和软件的、方便使用的、新的描述方法将会崭露头角。          三、 物理设计转向COT设计方法。          在传统的ASIC设计中，设计人员要做的只是设计系统的结构，进行前端的模拟仿真并且向制造工厂提供网表。而COT设计方法，即用户拥有加工工具的设计方法,要求设计者承担物理设计的全部内容。虽然对于COT设计方法的具体实现上，设计公司仍然有分歧，但是大家一致认为，和硅片供应商(SIC)负责处理物理设计和封装的传统观念不同，在COT设计模式中，设计者必须要作到将GDSII(一种集成电路版图描述格式文件)文件提供给制造工厂，也就是说物理设计也将由设计者完成。          COT不仅仅只是意味着在芯片的内部增加了布局和布线工作，而且COT的设计者还需要负责封装、测试以及成品率管理。这样，COT设计模式将更加能够节省成本。COT的发展直接取决于设计工具自动化的程度，仅仅依靠目前现有的EDA工具很难完成从ASIC向COT的转变。因此COT设计模式的产生同时也给予EDA工具提供商一个挑战。具体地说，就是要: 不仅在系统划分、系统时钟分配、片上电源设计、时序改进和锁存器分配等等方面的算法必须要有所突破，而且在设计流程上，更高集成度的芯片设计将需要有更好的高层次工具为之提供辅助。也就是说COT不但是一种将逻辑设计和物理设计融合在一起的混合模式(其关键是要在逻辑设计阶段就能准确预见到物理布局和布线所带来的电容、电感、信号串扰、阻抗匹配等问题,当然,电和地的布线,功率耗散等等问题也不能忽视)，而且是一种与传统观念完全不同的设计方法。