-
下了好好看看
-
:handshake 期待很久了
-
:handshake
-
据说在开发环境(比如ISE)里能看见需要的门数
-
谢谢:victory:
-
谢谢:lol
-
下下来看看
-
学习了
-
很好的东西
-
用Xilinx的硬件就要学习ISE开发环境,要是会C的话Verilog HDL比较容易上手些
-
历史的必然
-
:handshake
-
thanks for your share
-
谢谢:handshake
-
:L :L :L
谢谢!
-
谢谢您:handshake
-
谢谢您的指点
-
谢谢您的回复!:handshake
我这边有以前的CPLD实现该功能的程序,现在要做的事就是在原程序的基础上利用FPGA进行扩充和选型,如果你肯帮忙的话,可以看我以前的程序,我的邮箱:zxd-cisco@163.com
-
谢谢您的回复,
这个工程基本上是这样的,要在电机四轴联动的基础上,扩展为八轴联动,还要留用余量,原来用的是CPLD据说是管脚不够用了,现在要用FPGA进行扩充,主要功能就是完成编码器反馈单元,其中包括电机方向判断,计数和滤波单元,因为我刚接触FPGA对怎么选型一点也不懂,现在时间很紧,还请您不吝赐教!
-
谢谢:handshake