-
其实就是内部例化了两个双端口RAM,可以看三端口RAM的资源消耗情况,你就知道了
-
文件损坏了,还收费,黑
-
FPGA只是一款芯片,相当于一块画板,你想在它上面画什么都可以,重点在于你所画的东西,不是在于画板,你现在有点喧宾夺主的感觉,你先应该想好你要做什么东西,然后再决定到底用什么芯片来实现,选择FPGA、CPU或DSP,比较下各自的优缺点,这才是重点
-
altera 和xilinx都有,高速收发器最快可以达到28.7Gbps
-
哪家给的价格低,选用哪家的,没必要非得用哪家
-
输入的数据和时钟的相位关系都不确定,怎么往RAM里写,能保证写进去的数据的正确性吗?靠谱吗
-
首先确定你的时钟频率是多少,如果是低速,很好解决,使用PLL或LCELL将输入时钟移相,使时钟和数据中心对齐,内部跨时钟域传输可以使用异步FIFO来实现
-
时钟频率达到800M,IO端口速度可以达到,内部逻辑跑800M,没见过这样的逻辑,还是做IC吧
-
目的MAC应该填你PC的MAC地址,在发送报文时将DMAC(PC)+SMAC(板卡)+TYPE+DADA一起写入发送缓存器,MAC计算完CRC32加上校验位,一起发送出去。你板卡上实现的仅仅是数据链路层,IP地址是IP层的
-
看看怎么样
-
一般用c来写参考模型,也叫黄金模型
-
把verilog学明白了,VHDL一个星期搞定,但是你以后设计中会用吗,不用一个月忘没了
-
for (i =0;i
-
q0~q3 是输出信号吧,这四个寄存器使用输出端口上的寄存器,别使用内部的寄存器,试试
-
quartusii handbook 好好看看这个文档,不错
-
不是system c,system c早有了,是C
-
wire [55:0] encode_wire;
reg [55:0] encode;
genvar i;
generate
for(i=0;i
-
这种写法不太好,我觉得你应该借鉴一下DDR是怎么实现的,你的目的就是双沿采样吧
-
传说,XINLINX收购了一家软件公司,正在做C的综合器,那个C和我们使用的不太相同
-
代码风格方面:首先,cnt赋值你最好加上位宽,例如nct