gmchen 发表于 2024-7-23 13:10 其实，如果采用CD4046或HC4046，即使不加2.5V偏置、只要用一个合适的电容作为耦合电容（交流耦合），就可 ...

感谢老师能够回复，还以为时间太久了老师可能不会回复，今天重新研究锁相环的时候才再次翻出这篇帖子，看见回复，顿感惊喜。事实上我还是比较疑惑为什么能够锁住的，因为我看CD4046的鉴相器好像是异或门和PFD，这两种鉴相方式不都是数字鉴相方式吗？我看相关的书籍时，这两种鉴相器的分析都是使用方波进行分析，利用上升沿下降沿之类的进行鉴相，所以当时能够锁定住我就觉得有点奇怪，在那次训练题中我最后用FPGA搭了个全数字的锁相环实现的，效果还行。最近又翻出这道题，尝试使用外部的开关鉴相来取代内部两个数字鉴相器，因为开关鉴相器实际上可以看成乘法器，模拟鉴相的方式，期末周，还没打板，之后看一下效果。

陈1526 发表于 2024-7-23 08:48 个人实验了这个方法，但是我并没有在前面加一个滤波器，事实上我只是对输入信号的相加信号加了一个2.5V的 ...

还有，我还在VCO的输入引脚加了个直流偏置，通过改变偏置，来改变锁定的频率，将环路滤波器的截止频率设置的很低，有一点像第二个方法，但是CD4046貌似用的是异或门鉴相，这样也行吗？    

gmchen 发表于 2023-8-6 20:27 有难度的是信号重建部分。最容易想到的方法是用DDS、PLL频率合成器、或单片机直接产生一个重建信号。但是这 ...

个人实验了这个方法，但是我并没有在前面加一个滤波器，事实上我只是对输入信号的相加信号加了一个2.5V的偏置，使用CD4046便可以将信号锁住，实现同频显示，但是我也认为需要对另外一路信号进行一定的滤波才行，想请教一下老师这是为什么？