littleshrimp 发表于 2017-4-29 09:42 老板和工程师看事的角度不一样 在老板眼里没有工程师做不了的事，否则就是能力不行 工程师是根据自己能力 ...

       如果我告诉你这个傻逼是一个技术总监，你怎么想。毕竟还是博士，做技术的。如果我面对的是老板，他说啥都无所谓，真的。如果技术总监，管理这种技术层面，真的无语。不过产品根本没出来上市。        其实，我对这个项目还是很期望。不过后来去科技园上班，轻松的日子，让我不想再回去过去的痛苦。哈哈。        人上班为了什么？钱而已，技术创业，想多了吧。    

哈哈，私底下问工资多少啊。。 不过看你写的东西，觉得你没什么底气说钱的事情。 哎，也不是技术的问题，就跟菜市场一样，你要觉得自己的东西很值，别人才看得起，任何事情，不是首先要自己看得起自己。 我做fpga设计，技术一般，能干活，去大公司，华为一面试就不行了。我又没什么，问的东西跟在工作上一点鸟关系的没有。 现在做设计方案，现在做东西，不能做得太过于狭窄，可以精通于某个东西，但是不能知道全部东西，对自己未来发展会是悲剧的。尤其是大公司的人，看的东西少，做多了容易迷失。

情到深处人孤独，爱至穷时尽沧桑

城阙辅三秦，风烟望五津

肯定是 PCB设计 太垃圾了

:) 在quartus里头 有一个后期signaltap 仿真工具。你可以利用该仿真工具对特定信号调试。不过就是数据流很少很少。 modelsim可以仿真10s的，本来就需要很多时间的。 我一个同学以前在linux环境下仿真超过一天时间。 你可以设定波形采集要求，这样对数据量少点，否则你的硬盘嘎嘎爆掉。 用系统监视命令。 不是看波形文件，那个会让你电脑卡死的。

综合的约束都是RTL门级电路展开优化要求。对时间参数要求，系统也只是估计而已，跟实际很大的偏差。 布局布线，约束是最终结果。为了后端的静态时序验证，以及功耗计算都是非常有必要的。 也在不需要修改代码条件下，进行实际布局内容参数满足要求。 当布局布线会依赖于器件要求。

:) 从你代码来看。 你的顶层是是没有任何输入输出作用。 在quartus综合会直接把你顶层优化掉。 其实你那个错误也不是一个真正错误，实际上QUARTUS已经没有将你的模块综合化。 上面说的前后关系，在verilog没有关系。 veilog 编译软件会自动从本文件或者其他文件名寻找模块名称。没有任何先后顺序之分。 哎，你这些文件时用modelsim仿真时候是不会出错的。 还有警告你，要分成多个文件写。 到时候，有的苦受。

其实，取模的时候可以选择二进制文件还是数组格式。 你选择为二进制文件。用UE或者VI查看二进制数据。 具体二进制格式我也不太清楚。 图像可以生成一个文件。 而文字，有必要生成单个二进制文件，（多个字符二进制文件是否存在间隔符号？）， 利用C语言将文件数据读取数据出来，然后利用下面这个方式写成mif格式文件。 下面这个代码是利用C语言输出MIF格式的数据。 你可以利用cmd命令生存mif文件。只是参考，不实用。 #include #include main() {         int i;         //double c;         double s;         for(i=0;i

:)  我的功力在于看他们资料，再复制下来！ 自己画pcb，然后卖啊！哈哈！

引用 13 楼 91program 的回复: 引用 10 楼 yangcuncunzhang 的回复: 我有测试工具PocketPCBenchmark, 可以测试CPU, RAM, StoreCard, Graphics等等的性能！ 下载地址： http://download.eeworld.net/source/2031446 要10个资源分,太贵!!! 而且不知道是那个CPU的.还有,它只是测试性能,又没有说可以测试硬件是什么.

呵呵，的确很贵，特别像我们这些初来乍道的，真不容易呀！

:(  太无耻了吧！ 这个还要收钱！ GOOGLE一下就知道了！

always @(posedge clk or negedge rst_n) begin if(!rst_n)    begin      state

always@(posedge clk or negedge rst_n) begin if(!rst_n) clk_div_counter

输入输出信号一般以芯片接口，是个体模块的控制参考。 内部状态机寄存器 reg   trans_over_flag; reg[3:0] clk_div_counter; reg[3:0] shift_counter; reg[11:0] CH451_cmd; reg[2:0]  transfer_count; reg[digit_on_num-1:0] decemial_point_sel; reg[4*digit_on_num-1:0] display_led_sel; reg[5*digit_on_num-1:0] display_data; reg[10:0] state; reg[6:0] shift_state;

上面定义状态机。 我说过状态机最小单位制，必须是以输出CLK的周期为准的。这是以CLK数据传输。 没有CLK的时候，必须以对于波特率（UART)为基准。 输入输出信号定义 input  clk;//系统时钟 input  rst_n;//复位 input [5*digit_on_num-1:0] data;//输入数据 //input wr;//用于锁定输入数据 output CH451_DCLK; output CH451_DIN; output CH451_LOAD; output ACK;//输出响应的信号 reg CH451_DCLK; reg CH451_DIN; reg CH451_LOAD; reg ACK;

:D

:D  ! 在北京中关村有那样的多点触摸屏幕。看过用来打魔兽世界啊！哈哈！ 多点触摸，压力感应膜。不是普通电阻膜触摸屏。

:$ !也要鼓励下i啊啊啊！

:D :D !很难说人生未来是怎么样。自己喜欢什么。 回头看自己，总喜欢走别人的路，总喜欢找有坑的地方踩。 但那也是人生过程。