- 2024-05-24
-
发表了主题帖:
关于同一个FIFO模块在相同的时序下仿真出两种截然不同的结果
如图所示,左边的图是一个FIFO ip 单独仿真的结果,能写能读,而右边将这个FIFO模块放入到工程当中充当跨时钟域的处理时,仿真结果是完全没有启动, .do文件的库调用来源相同,根本找不出什么原因导致,请大家一起讨论分析
- 2024-04-16
-
回复了主题帖:
大神帮忙让我理解一下该电路的原理
超级无敌大坏蛋 发表于 2024-4-16 11:13
这里电路一级是电压跟随器,先对输入信号做一个衰减再接入电压跟随器。这里应该是根据实际的引用场合有关, ...
请教老哥一下,该电路作为示波器的采集前端其实是不适合的是吗,因为主要是对信号做了衰减了,后续要处理还是需要乘以一个系数进行电压数值的还原。还有就是VOCM的电压是1.65V,我看了一下文档的引脚说明,说这个引脚1:1用来控制电压输出的,它是1v,VOUT+与VOUT-都是1V,所以不理解这个地方,有矛盾
-
发表了主题帖:
大神帮忙让我理解一下该电路的原理
①一级放大电路这里,我觉得信号输入后衰减到了原来的五分之一,不知道为什么要这么衰减,然后这个反馈公式不太记得了,希望大佬给我讲解一下
②二级放大电路这个芯片的引脚是怎么用的我都搞不清楚,学艺不精,其反馈原理是同一级电路的是一样的吗,请大佬讲解
③该电路作为AD前端的信号调理,我觉得好像这个电路把电压给衰减了,那么后端AD芯片量化的数值就产生误差了,所以不理解,这个调理电路的意义
- 2024-03-22
-
发表了主题帖:
有关京微齐力的H3C08N0W80C7的文档求助
本来不想喷的,奈何官网给出的文档卵用没有,什么原语手册,硬接口如何调用,内置MUC的配置文件,啥逼没有,问官方又是吞吞吐吐,有无大佬给个链接,真的是受不了这个厂商
乞讨内容:
①没有相关文档说明硬核D-PHY如何调用
②没有相关文档说明MIPI DSI 控制器的调用
③关于该系列芯片的原语手册
④有关该系列芯片内部的MCU的相关配置文件以及使用demo
- 2024-03-13
-
发表了主题帖:
DDR3训练的方法
因为只是借助IP去控制ddr3,只是懂得IP的用法,在面对调用IP去控制的时候,时常出现一些没有办法分析的问题(有关IP内部本身,我的操作是按照IP手册操作来的,但是有些时候达到的效果不太理想),自己本身对很多操作还是所知甚少,关于ddr3读写训练的问题,请教大佬是怎么去训练DDR3的,感激不尽!!!
- 2024-03-12
-
回复了主题帖:
关于两片16bit的ddr3通过控制线复用组成一片32bit的ddr3的控制思路求助
tagetage 发表于 2024-3-12 11:20
还有下面这文章。
https://www.elecfans.com/d/704913.html
感谢老哥点拨,受益匪浅,感谢感谢!!
- 2024-03-11
-
发表了主题帖:
关于两片16bit的ddr3通过控制线复用组成一片32bit的ddr3的控制思路求助
我使用的是lattice的FPGA芯片,现在的问题的是,公司的硬件工程师将两片ddr3通过地址线与其他控制线的复用,将2*2Gb等效为1*4Gb的做法,已知lattice中存在IP可以调用,但是目前我将此IP的数据端口调整至32bit,IP内cmd_rdy_out的信号(提示我写的控制层是否能够发送指令)一直处于拉低状态,且读写错误检测都是拉高状态,我现在能想到的可能存在的问题是,
该IP没有办法对两片ddr3进行综合协调,只能一个IP控制一个ddr3,或者是我控制逻辑有问题(单片调试的时候是通过的),所以需要想论坛内的业界大佬求教,希望能点拨一下我,十分感谢!!!