上拉电阻： 把一个信号引脚拉高到逻辑高电平，以确保信号始终处于逻辑高电平状态。在未连接设备或传感器时，保持信号稳定。 为晶体管提供基极偏置电压。 提高输出高电平值，例如TTL电路驱动CMOS电路时，或OC门电路应用中。 加大输出引脚的驱动能力及提高芯片输入信号的噪声容限，增强抗干扰能力。 防止静电损坏，为CMOS芯片不用的管脚提供泄荷通路。 下拉电阻： 把一个信号拉低到逻辑低电平，以确保信号始终处于逻辑低电平状态。在未连接设备或传感器时，保持信号稳定。 为信号提供负载到接地的路径。 电阻匹配，有效的抑制长线传输中的反射波干扰。

求助FPGA代码