《时序收敛的艺术 : 高级ASIC设计实现》针对时序收敛流程进行充分解释，内容涉及数据结构和视图、MMMC分析、时序分析、布局和时序、放置和时序、时钟树综合、*终布线和时序、设计签收等，每章末尾都有相应的Perl 脚本作为参考。《时序收敛的艺术 : 高级ASIC设计实现》抓住物理设计和时序分析的精髓，解决复杂ASIC系统日常设计中遇到的问题，向读者展示物理设计和时序分析方法。

《ASIC设计与综合：使用Verilog进行RTL设计》共20章，内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。《ASIC设计与综合：使用Verilog进行RTL设计》提供了大量的练习题和案例分析，可以帮助读者更好地理解和掌握所学的知识