Ricky_su

    1. 让XST不要添加I/O缓冲? 3/3297 FPGA/CPLD 2010-09-07
      是的。一个BUFG可以有甚至几万个负载。
    2. 让XST不要添加I/O缓冲? 3/3297 FPGA/CPLD 2010-09-07
      这个解决方法不能解决你的问题。 你需要 1. 自己例化一个BUFG 2. 将输入IO连接到BUFG输入 3. 用BUFG输出驱动你的计数器延时 4. 用BUFG输出驱动DCM.
    3. Modelsim vsim命令后要加 -L secureip 默认的do文件里没有加。
    4. 查看一下modelsim.ini中有没有类似的一行: secureip = C:\Xilinx\SimLibs\11.4\ISE\/secureip
    5. ModelSim module 'B_MCB'is not defined 的问题,检查一下编译Modelsim仿真库的时候有没有包含SecureIP,因为MCB是通过SecureIP来仿真的,Unisim里的部分只是一个wrapper。
    6. 通常调试PPC直接用Xilinx的JTAG Cable就可以了,就是板上那个USB口。DEBUG口是给专门的PPC ICE/TRACE工具用的。如果你不是因为有那些工具而在找板上的DEBUG口,那就可以把这些口忽略了。 XUPV2P板在各大国外院校很流行,在网上有很多教程和例子,自己Google吧。
    7. EDK11跑官方实验lab5有问题 9/4029 FPGA/CPLD 2010-04-20
      Interrupt debug, 参考一下我的文章吧 http://wiki.fpganotes.com/doku.php?id=edk:interrupt
    8. SPARTAN-6试用报告1-denis 13/9458 FPGA/CPLD 2010-04-12
      有可能ChipScope文件损坏,试试重装ChipScope To uninstall ChipScope: 1. Go to Windows Start menu 2. Go to Xilinx ISE Design Suite 11.1 => Accessories => Uninstall Xilinx ISE design suite 3. Now only select only ChipScope Pro in the wizard. 然后再重新单独安装一下ChipScope 另外,保证所有ISE软件都使用相同版本,可以避免一些潜在的问题。
    9. 设置管脚约束时出的问题 5/4937 FPGA/CPLD 2010-03-04
      查看一下综合后的网表XST --> View Technology Schematic,看看网表上的输入输出端口名字是不是和设想的一致 如果一致的话,就可能是constraint editor的bug 试试看手动写ucf然后跑下去,看ngdbuild会不会报错。
    10. 解答一正确 解答二正确 解答三 - 在没有内部三态的器件中,推荐直接写MUX的语句。在使用IO三态的时候个人也比较喜欢直接例化IOBUF,清晰明了不会产生误解。 解答四说的是V2系列,新器件都没有BUFT 解答五是Infer IO上的双向BUF
    11. FPGA做哪行有发展前途 14/7452 FPGA/CPLD 2009-11-17
      FPGA只是工具,会用FPGA只是会操作工具。只会工具迟早是要没落的,迟早要被技术的更新取代。 思维发散些,想得更大更长远些。 不要因为3G红而去做3G,但是你可以因为希望人们得到更高速更廉价更无界的通讯而去做3G。 借用朋友一句话:没有不赚钱的行业,只有不赚钱的老板。
    12. 1. 同意ARM很滋润 2. 厂商跟着客户要求和市场趋势走,都是自然现象 3. 嵌入式领域拼功能功耗也拼Ecosystem。PowerPC没法跟ARM比Ecosystem.
    13. 欲选择xilinx 芯片型号求高人指点 10/6595 FPGA/CPLD 2009-10-21
      从逻辑量来说是没什么问题的。 其他的考虑因素我都写在https://bbs.eeworld.com.cn/thread-87790-1-2.html里过,你再仔细对比一下。 其实,把代码直接放到ISE里面跑一下看看资源占用,看看有没有布局布线报错或DRC错,不是更方便?
    14. 输出是DDR形式的还是SDR的?如果是用ODDR,肯定会放到OLOGIC模块中的,因为只有OLOGIC里才有ODDR. 如果是SDR的,保证你的最后一级寄存器到输出PAD之间没有组合逻辑,然后设置iob=true或者在map属性中选择pack registers into IOB就可以了。 要查找现在的问题,可以用FPGA Editor打开布局布线后的ncd,查看IOPad到前一级寄存器之间的路径。如果有组合逻辑,就想办法把组合逻辑移到前级或者再打一拍。如果没有组合逻辑,只需要设置pack into iob。
    15. 首先,选型都是根据你的设计需求来找器件,不确定需求的话就无从谈起选型。 需求可能涉及这些方面: - 时钟速度(逻辑时钟、IO时钟等) | 不同Family能达到的最高速度不同 - 时钟数量 | 不同Family的时钟资源不同 - 逻辑资源(Slice, DSP48, BRAM等) - IO数目和支持的电平标准 - 板上封装(焊接方式、体积大小) - 其他各种硬核功能(PowerPC, MGT, GTP, TEMAC等) - 功耗要求 | 顺便考虑散热空间 - 非易失性要求 | Spartan 3AN系列有内置Flash - 产品调试和升级扩容空间 | 比如调试时用较大的器件,完成后改用同样封装较小规模的器件 最后,当然是选择满足所有要求中性价比最高的那一款啦。
    16. 原帖由 ligangli 于 2009-9-3 13:06 发表 [url=https://bbs.eeworld.com.cn/redirect.php?goto=findpost&pid=242006&ptid=76800][/url] 用FPGA实现快速傅里叶变换和逆变换的程序,网上全是理论一点实用价值都没有
      Xilinx的CoreGen自带FFT IP Core。免费。 读一下Datasheet做几个实验和仿真试试看吧:)
    17. 还没看,赞一下
    18. 原帖由 dabenlu803 于 2009-7-24 13:26 发表 [url=https://bbs.eeworld.com.cn/redirect.php?goto=findpost&pid=205255&ptid=76800][/url] 请问单片机和FPGA有哪些通信方式啊?具体如何实现啊?两者的总线通信方式如何实现啊?请专家具体讲讲或者给点资料也行,谢谢了
      一般来说有两种方法 1. Bus 单片机一般都有SPI或IIC接口,在FPGA里也做一套相应的接口与之通信就可以了。好处是单片机编程容易,PCB布线简单,SPI或IIC FPGA Core网上一般也能找到现成的。 2. Shared Memory方法 在FPGA内例化双端口BRAM,单片机连一个端口,FPGA内部逻辑连一个端口。好处是FPGA内逻辑简单,不过板上走线较多,比较简单的单片机可能需要扩展IO。
    19. INIT = 8000 INIT的算法是按真值表算过来的。 全1 的结果写在最左边,全0的写在最右边 比如四个输入相与,应该是1000_0000_0000_0000,那么就是8000了 另外在综合后的Technology Schematic里可以看到一个LUT的INIT,真值表和卡诺图。
    20. 查看xapp1026 http://www.xilinx.com/support/do ... _notes/xapp1026.pdf

最近访客

< 1/1 >

统计信息

已有6621人来访过

  • 芯积分:--
  • 好友:8
  • 主题:--
  • 回复:27

留言

你需要登录后才可以留言 登录 | 注册


liweifang22 2011-1-14
线路板、贴片专业生产厂家!全国最实惠!折扣优惠!样板50元/款起。我厂为专业PCBA样板、大小批量生产及代工生产厂商,旨以客户的最大边际效益为出发。拥有先进的线路板及贴片、插件加工的专用生产、检测设备,通过不断引进国际先进的工艺技术及科学的管理方法,提供PCB及SMT一站式无忧服务。欢迎咨询!李小姐13714033721。QQ:31985159
小志 2009-9-4
欢迎啊!以后会常来拜读!!
查看全部