问题已解决，知识点：在对INOUT端口进行仿真时，应初始化为‘Z’，同时在对该类型端口赋值操作后，应使其立即恢复到‘Z’状态，否则会影响总线上数据的读取（内部数据写总下，代码赋值也相当于写总线，相当于对同一信号赋两个不同的值，会出现不定态）。

bigbat 发表于 2022-4-27 09:00 我给你强调的是烧录到芯片，是因为在仿真时，可以执行一些延时或一些无法综合的指令，不是说仿真就不会出现 ...

您的意思是，仿真出错有可能不是因为代码的逻辑问题，而是一些与仿真环境有关的问题，我的理解对吗。

bigbat 发表于 2022-4-26 13:34 不够什么HDL语言，都是在描述“电路”，只要你烧到芯片中，不管你是不是使用它，这个电路都在工 ...

我是一个初学小白，目前还在练习语言、以及EDA软件的使用，您说的烧录到芯片目前我还没有接触，也就仅仅能提出一些仿真相关的问题，具体代码到了芯片里能否产生正确的结果，目前还没有接触到。

本帖最后由 洽洽香瓜子 于 2022-4-26 10:25 编辑 问题解决，将process后的is取消掉后，乘法器仿真结果正常！ 原因总结：modelsim编译器process后不能有is，否则会阻塞信号进入process模块，造成输出不定态，而ISE编译器process后无论是否有is都是可以正常仿真的。

Jacktang 发表于 2022-4-22 07:16 头文件添加的对不

工程中就一个文件，quartus ii里面也设置了顶层文件，您说的头文件是指？