星星brisk

    1. maychang 发表于 2019-8-16 12:05 任何频响曲线,都是由某个具体电路产生的。你不把具体电路贴出来,只贴频响曲线,谁能知道公式和曲线是什么 ...
      谢谢谢谢,我贴错图了。。贴了两个一样的。
    2. 关于多通道原理图连接的问题 4/2549 PCB设计 2019-07-22
      qwqwqw2088 发表于 2019-7-20 11:29 一般把主图和子图对应好,在主图中添加子图时,设计--HDL文件或图纸生成图表符,选中子图添加 放置sheet s ...
      我问题解决啦,导线的网络标号跟子图端口号要一致,谢谢你的回答
    3. 关于多通道原理图连接的问题 4/2549 PCB设计 2019-07-22
      qwqwqw2088 发表于 2019-7-20 10:59 没看出来到底报错 1.图表符的属性中中,主图和16个通道的子图的名字一样 2.或者就是元件库是否加入工 ...
      您是说我报错的原因是因为主图与子图的名字一样?可是不一样呀,我觉得他说的错误是每一个子图里的电阻电容的标号一样,但是我就是同一个图调用了16次,当然是一样的,,这也没法修改,,元件库加入工程了。。
    4. pcb设计中的问题 4/1963 PCB设计 2019-07-13
      .Minimize parasitic capacitance to any AC ground for all of the signal I/O pins. Parasitic capacitance on the output and inverting input pins can cause instability—on the noninverting input, it can react with the source impedance to cause unintentional bandlimiting. To reduce unwanted capacitance, a window around the signal I/O pins should be opened in all of the ground and power planes around those pins, 应该是因为寄生电容的问题的,但是为什么只在inverting input(2脚)开窗,输出不开窗呢?
    5. pcb设计中的问题 4/1963 PCB设计 2019-07-12
      就是这张图片
    6. pcb设计中的问题 4/1963 PCB设计 2019-07-12
      。。。忘加图片了,,这怎么上传。。。
    7. 串口通信发送的程序编译老是出错 5/1867 FPGA/CPLD 2019-07-04
      .。。。好的。。谢谢
    8. 串口通信发送的程序编译老是出错 5/1867 FPGA/CPLD 2019-07-02
      杭州康芯小马 发表于 2019-7-2 15:29           end         else if(iCall)     &n ...
      谢谢!编译通过了,,但是我没看出来你改的哪?。。。尴尬
    9. 光电探测器阵列信号处理 1/2804 ADI参考电路 2019-06-27
      或者就把阵列当成16个分立的探测器的信号来设计电路应该也是可行的

最近访客

< 1/1 >

统计信息

已有3人来访过

  • 芯积分:--
  • 好友:--
  • 主题:5
  • 回复:9

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言