wanna丶

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. verilog赋值疑问 6/3101 FPGA/CPLD 2017-05-23
      低调的路人 发表于 2017-5-23 10:40 跨时钟域处理   打两拍 ，消除毛刺 ，网上这类资料很多，可以自行搜索学习一下
      感谢您的回复，我去搜索下:)
    2. verilog赋值疑问 6/3101 FPGA/CPLD 2017-05-23
      cruelfox 发表于 2017-5-23 10:43 呵呵，你要想着背后的电路实现是怎样的。
      感谢您的回复，实现的电路才是根本，我以后会注意的！

最近访客

< 1/1 >

统计信息

已有2人来访过

  • 芯积分：--
  • 好友：--
  • 主题：1
  • 回复：2

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文