越远回复过的主题帖子-电子工程世界

越远

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 一周精彩资源就在这~ 1/2499 下载中心专版 2016-05-23
  
  有总结，才有进步！:)
2. 关于modelsim中testbench编写问题 4/2262 FPGA/CPLD 2016-03-31
  
  这是要测试模块的调用或例化！
3. 一个关于顶层文件的小问题 4/2515 FPGA/CPLD 2016-03-29
  
  不是根据程序结构自动生成的吗
4. 芯航线FPGA教程手册V1.09。小梅哥文集。主要介绍开发中的各种经验和操作，适合作为... 74/14757 FPGA/CPLD 2016-03-29
  
  需要配套开发板
5. 关于AD采样存储的问题 2/5096 FPGA/CPLD 2016-03-29
  
  AD的4个通道是同步工作的吗？RAM是1个16KB还是16Kb？因为是AD采样，所以数据应该是实时存储的，也就是存储的速率固定的，RAM容量已知，所以很容易得到结果。假如你的AD是4通道同步工作，那么数据带宽即为16x4x50ksps=3200kbps，假设RAM为16kB=128Kbits，那么存满所需的时间为128k/3200Kps=4ms。
6. ADI模拟技术训练营-西安站讲义（超详尽版，不能不看） 18/4814 ADI参考电路 2016-03-24
  
  学习了，谢谢！
7. 美国耗时15年研发完成：成功突破了中国的技术封锁 8/2625 聊聊、笑笑、闹闹 2016-02-17
  
  我骄傲！:loveliness:
8. 是科技，是历史，更是传奇故事----趣味电子技术史话之通信技术史持续更新中！ 75/48061 maychang趣味电子技术课堂 2015-09-18
  
  学习了！
9. 整理一下收集来的FPGA书籍 59/12671 FPGA/CPLD 2015-09-18
  
  书在哪里啊？
10. ADI技术指南合集（共六本） 670/93073 ADI参考电路 2015-06-06
  
  好资料，感谢楼主！
11. Cyclone V 资料下载学习区 45/18844 Altera SoC 2014-06-28
  
  不错！
12. 基于FPGA的高速AD采样 12/3278 FPGA/CPLD 2014-05-22
  
  本帖最后由越远于 2014-5-22 17:34 编辑 1. 看懂ADC的配置时序，用FPGA完成对ADC的配置，这是ADC的一个功能模块；2.第二个功能模块就是数据接收部分，这一部分不管ALTERA还是XILINX都有专用的LVDS核，直接用就行； 3.剩下的就是自己对数据的处理部分，这个依你的应用而定；
13. Cyclone V开发板试用报告六再谈硬核内存控制器 13/12788 FPGA/CPLD 2014-05-22
  
  楼主好，用户逻辑和MPFE之间的速率速率问题是怎么解决的？

越远

最近访客

统计信息

留言

越远

最近访客

统计信息

留言

推荐博文