senye123

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. fir滤波器问题 4/2524 FPGA/CPLD 2013-04-01
      是的，就是符号的问题，你只认正数，不认负数，我以前也遇见过，吧数据设成有符号数就可以了
    2. 求大神提供MSK调制解调的verilog代码 4/3288 FPGA/CPLD 2013-04-01
      做过QASK和QPSK，没做过MSK，不过正如4楼所言，大致的步骤就是他说的那样；不过，可以不用cordic算法，直接查表产生载波，把载波的余弦值等存入rom，而后查表就可以了，这个项目难点在同步，如果涉及上下变频，还有插值和抽取的问题要考虑一下
    3. 求大神提供MSK调制解调的verilog代码 4/3288 FPGA/CPLD 2013-04-01
      做过QASK和QPSK，没做过MSK，不过正如4楼所言，大致的步骤就是他说的那样；不过，可以不用cordic算法，直接查表产生载波，把载波的余弦值等存入rom，而后查表就可以了，这个项目难点在同步，如果涉及上下变频，还有插值和抽取的问题要考虑一下
    4. FPGA除法的快速实现 10/9117 FPGA/CPLD 2013-04-01
      我觉得用IP核做还好些

最近访客

< 1/1 >

统计信息

已有28人来访过

  • 芯积分：--
  • 好友：--
  • 主题：--
  • 回复：4

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文