-
哪尼?怎么看见啊?
-
恩恩,楼上说的对,分频的具体方法用计数器来做
-
《Verilog数字系统设计教程》——夏宇闻
-
继续关注中……
-
分上下两册 好大个 里面的例程蛮多 有verilog的 也有VHDL的 相对于其他书 例程算比较全面 但是都是代码占大部分 原理性的东西比较少 买来看的话 主要是看代码 看人家的思路吧
-
用for语句,生产十个D触发器,或者你自己一个一个写也得,然后把他们串起来,就可以延迟10个时钟了
-
个人觉得最小系统最实在了,实惠,方便
-
最高兴的事:找到一个好老婆或者找到一个好工作我都高兴(都找到,那最高兴):pleased:
请问楼下:你觉得一个好的老婆重要,还是一个好的工作重要?