||，&&，！ 是逻辑运算符 e.g  1&&0=0 ， 1||0=1  , !1=0. 注意：1.若一个数a有8位.当a为全0，即a=8‘b00000000时为0，其他为1.            2.如果a为x或z，则逻辑运算的结果为不定态x。       3.逻辑运算的结果为1位。           rega=’b1010                   regb=’b1101 位运算符：~    //取反   ~rega=‘b0101;           &    //按位与  rega®b='b1000;           |     //按位或   rega|regb='b1111;           ^    //按位异或 rega^regb='b0111;           ~^  //按位同或 rega~^regb='b1000; 位运算符关键在于 按位 运算。 引用 《verilg 数字系统设计教程》第二版 夏老师的书 可以看看。

首先你要知道VGA显示的原理，然后用FPGA实现。你可以做一个rom将你要显示的图片的数据放进去。然后显示时取出来。引脚锁定好就能在显示器上显示了。具体你可以参看《FPGA数字逻辑设计教程---Verilog》，其中有VGA显示原理。

上面没有具体给出移位寄存器的程序我这里直接给出，关键在于移位之后，将数放入寄存中然后比较序列。（下面是直接写的，如有错误，自己改下，就当练习好了，呵呵） odel xuliejianceqi(in,out,rst,clk); input in,clk; output out; reg [7:0] data; always@(posedge clk or posedge rst) begin   if(rst)    begin     data

功能仿真要生成一个功能网表，才能仿真。这是quartus2的功能仿真过程

case（dout） 。。。：a

这个U的定义应该是 reg [4:0] u [287:0] 才对。。。。

U相当于一个数组，a

乘法： input[3:0] a1; input[3:0] a2; output[7:0] result; 。。。 repeat(4)  //()中是循环次数 begin     if(a2[0]==1)         result=result+a1;     a1=a1

呵呵，有时间可以相互学习，常见泽1:)

学习一下

本人QQ617352024，有时间大家可以相互学习

写的不错

我把你的程序功能仿真了，大体上看没有错误。CLK5，CLK6，CLK7里面有STR被重复定义两次，估计是黏贴时没注意。。仿真波形看了几个周期，也不知道你的一些功能到底是做什么的也没具体看，大体功能应该是对的吧。 另外，建议你用8个周期完成这些功能再回去取指令，不要一完成某些功能就跳回CLK1，这样感觉好混乱，看波形看的很累。

恩，谢谢各位。:)

。。。。我的quartus ii 9.0的版本里面没有显示这个的功能

感谢楼上几位的解释，另补充一点东西。reg型的初始值为不定值（x），wire型的初始值为（z）。

module RAM(q,clock,address,clken); input [11:0]  address; input clken; input          clock; output        [7:0]  q; rom m_rom(.q(q),.address(address),.clock(clock),.clken(clken)); endmodule 这是调用rom的程序，实际上我就是想测试rom取数对不对。

正弦波输出是针对的模拟电路，quartus ii 不能出正弦波的图

恩。谢谢eeleader啦。

查看电路图：tools----Netlist Viewers------RTL Viewer