十分感谢你的回复。我测试的步骤是这样的：读、写都是由拨码开关控制，为高电平时表示读、写有效。我先将写置高，开始写SRAM，过一会后，将写拨到低电平，然后将读置高，开始读数据，读完后再将读拨到低电平。这是一个测试周期，这样之后我会 改变 外部的数据输入，然后再开始  新的一个测试周期。写sram的地址，在程序中，写完之后（将写开关拨到低电平时），会重新将其置0，以便下一个周期的写和读。这样我感觉应该不会像楼上说的那样吧，再次表示感谢，不知楼上是否认为我的思路是正确的

sram部分程序如下，希望各位能给些建议和帮助，谢谢！ module simple_exram(       input clk,       input wr,       input rd,       input[7:0] adc_data_in,       input[17:0]wr_end_addr,                     output MEM_WE_N,       output reg MEM_OE_N,       output[17:0] MEM_A,       inout[7:0] MEM_DATA,              input[17:0] addr_to_read,       output reg[7:0] data_read       );                      /*************** extern_ram *****************/       reg[17:0] wr_addr18 = 18'd0;       reg[17:0] rd_addr18 = 18'd0; //读数据      reg[7:0] Data_out_r = 8'h00;        always @(posedge clk)        begin           if(rd==1'b1)               begin                   MEM_OE_N

十分感谢！:)

正在寻找，找到了，谢谢！

楼主很强大，感谢分享！

好东西，感谢楼主！

我是新手，刚接触FPGA，十分感谢楼主慷慨分享的资料！