希望对我有帮助‘

算我一个

驱动安装没问题，插上XDS100可以识别的

我就是按这个步骤进行了，现象就是只有有XDS560对应28027的软件配置，找不到XDS100所对应的28027的软件配置

找不到XDS100所对应的28027的软件配置 有XDS560对应28027的软件配置！！

老大，能不能配上AD的时序图，看看下面的英文，它是有延时下降沿发送吗？？ 我看了半天，像又不像， AD的MSB是在CONV的下降沿发送，往后的BIT是在SCLK的下沿发送，发送后15个BIT,需要15个SCLK的下降沿。我不知道要怎么设置DSP的时序 谢谢版主解答 !!!!!!!!!!!!!!!!!!!11 When the conversion is over, the device enters the acquisition phase and powers down. On the falling edge of CONVST, SDO comes out of three state, and the device outputs the MSB of the data. After this, the device outputs the next lower data bits on every falling edge of SCLK. SDO goes to 3-state after the 16th falling edge of SCLK or CONVST high, whichever occurs first. It is necessary that the device sees a minimum of 15 falling edges of SCLK during the low period of CONVST.

极性问题，是不是DSP位主设备，我的AD和DA位从设备，AD本身是下降沿发送，DA本身是上升沿接收。 我的DSP是不是正好设成相反时序，下降沿作为接收AD数据，上升沿作为发送给DA数据 是这样对应的吗，28027可以设置的吧？？

不好意思 我发现连个SCLK不太一样，ADC是SCLK周期最小30NS，下降沿发送！  DAC的SCLK周期最小20NS, 上升沿接收。 不过周期可以在DSP上设置，但是这个上升和下降沿，我连到一起了，这个就是极性的问题吗？？两个片子不让同时工作，先接收，处理，再发送 是个流水过程，用一个SCLK不影响吧                                ADC和DSO主的连接 上面是ADC的发送数据时序 下面的是DAC的接收数据时序

原帖由 莫恩 于 2010-5-21 15:32 发表 [url=https://bbs.eeworld.com.cn/redirect.php?goto=findpost&pid=354040&ptid=105739][/url] AD和DA共用28027的SCLK,不过CS我用了两个，一个片子接一个，这样妥不妥？？ 可以的 有一个问题楼主需要主要，两个芯片的SPI时序要一致，如果极性不同就比较麻烦，操作两个芯片时要重新初始化SPI口，重新配置极性。

AD用的是ADS8319  这个片选信号也是作为他的转换控制信号， 用SCLK的下降沿输出 DA用的LTC2642, 而这个片选信号只用做片选，也是用SCLK的下降沿读数据 版主说的时序一致 ，和极性能具体点吗 ！！！！！！！！

原帖由 dobetter2008 于 2010-5-21 15:32 发表 [url=https://bbs.eeworld.com.cn/redirect.php?goto=findpost&pid=354039&ptid=105739][/url] 如果IO够用，用两个IO控制片选信号吧，而且DSP的CS设置成普通IO来操作AD/DA即可。

这么说SPI通信一般用的时钟信号和发送/接收信号就行，它本身的CS不是强制使用的啊（捆绑使用）！！！是这样吗， 这样我可以吧原DSP上的CS设成普通IO控制AD转换， 再用个IO作DA的片选信号！！ 对吗

AD用的是ADS8319  这个片选信号也是作为他的转换控制信号， 用SCLK的下降沿输出 DA用的LTC2642, 而这个片选信号只用做片选，也是用SCLK的下降沿读数据 版主说的时序一致 ，和极性能具体点吗 ！！！！！！！！

AD 输出数字逻辑是5v的，SPI应该不能直接接DSP

zhidao le