楼主美德啊。这种贴不顶没人性啊。 本来很穷的。有免费而且经典的东西。上天眷恋我们啊

唉。都在困惑中。大家讨论讨论吧

第一个问题貌似没考虑过，好像也没碰到这样的问题，因为一般都习惯用h. 第二个问题吗，很笼统了。实际问题中体验吧。我也是菜鸟:lol

谢谢楼主分享哦！狂顶狂顶

开发是可以开发的，是否有现成的产品就不清楚了

谢谢，找到了。好好看看

醍醐灌顶啊。不过，我还是在校学生，也只能硬着头皮学了！ 现在还没一个全局的了解，FPGA板都没有！唉

都没下卷。。。

有了相对比较形象的了解了。谢谢楼主

这种方法我知道，但这种方法很笨重，如果是16位，或32位呢，你不可能用case语句吧。 还有，我觉得WHILE执行这一语句可以的。但不知道为什么， 运行结果始终没有对1进行统计。 你第一个程序我也运行过，结果也不是正确的，count只是简单的累加了三次。 不过还是非常感谢您抽出宝贵的时间帮忙。

initial是只执行一次，但我的WHILE语句只是嵌套在里面的一个条件循环

不容易啊，大家都是刚开始学。

你的时钟信号，在alway之前因先赋值，cin=1'b0 你的应该是对一个全加器进行仿真吧。 感觉模块也有点乱，从开始学就要养成一些好的习惯，我也是刚学，碰到问题多改改吧。会有很大收获的。 你这个问题就让我有很多收获，我把你的程序稍稍改了下。你对比看看吧，我也是个学生，可能也有不对的地方，互相学习吧。 `timescale 1ns/1ns `include"addr3.v" module top;     wire [3:0]a;     wire [3:0]b;     wire [3:0]sum;     wire cout;     wire cin;     addr3 add(.sum(sum),.cout(cout),.ina(a),.inb(b),.cin(cin));     add3_test add1(.a(a),.b(b),.cin(cin));     initial     begin         $monitor($time,,,"%d+%d+%b=%b%d",a,b,cin,cout,sum);         #160 $finish;     end endmodule module add3_test(a,b,cin);     output a,b,cin;     reg cin;     reg [3:0]a;     reg [3:0]b;     integer i,j;     initial         cin=1'b0;     always #5 cin=~cin;     initial     begin         a=0;         b=0;         for(i=1;i

进了这论坛，才知道，高手如云啊 菜鸟如星啊，幸好我只是繁星中的一点，不用自卑。哈哈 回复都能加分吗？我可发不了什么精华贴