F题 的陷阱： 基本部分 0.1us 时如果保证1E-2的精度，采样频率就要达到2*10*100MHz= 2GHz，所以希望采用FPGA或单片机完成的小伙伴，就投降吧，上帝会爱你们的。 发挥部分占空比测量范围上限为5MHz，在该频点下，要达到1E-3的精度需要的采样率需要达到 5MHz * 1000 = 5GHz！！常规方法肯定解决不了。 频率提高后，比较器会因为地弹和其他噪声引起多次触发产生，幅度越小，噪声对其干扰越强。另外，比较器输出延迟和比较器正负端电压幅度有关，有些比较器电压低到一定的幅度就无法对信号进行比较了。 再看看这几个部分的分数……

本帖最后由 paulhyde 于 2014-9-15 03:53 编辑 提取同步信号使用m序列的自相关特性，用ADC采集V2的波形后，进行自相关计算，得到相关峰距离，反算同步频率，得到近似同步频率后，使用延迟锁定环或τ抖动环进行精确锁定，实际测量在信噪比为20dB都可以正常同步。这里合理的FPGA+DSP设计是很重要的，当然可以把DSP直接设计到FPGA中，比如用NIOSII+DSP外围实现卷积。  

该题最难的不是算法，而是从头到尾保证你的电路不被烧毁

要提取同步信号必须使用m序列的自相关特性，用ADC采集V2的波形后，进行自相关计算，得到相关峰距离，反算同步频率，得到同步频率后，分别乘以COS和SIN信号得到F1和F2 ， R=F1*F2后判定是否大于0，大则为1 ， 小则为0，将该信号输出到一个D触发器和反向器组成的电路，进行1:1占空比触发得到稳定的触发信号，这种算法实际测量在信噪比为20dB都可以正常同步。这里合理的FPGA+DSP设计是很重要的，当然可以把DSP直接设计到FPGA中，比如用NIOSII+DSP外围实现卷积。 [ 本帖最后由 dellric 于 2011-9-5 02:21 编辑 ]