今天正式开始学习锁相环，学习教材《锁相环（PLL）电路设计与应用》
首先锁相环框图如下图所示
可以看出主要有3个部分分别是鉴相器，环路滤波器和压控振荡器当器，分频器可以去掉它的主要作用我认为可以用来倍频，书中作者认为环路滤波器是锁相环设计的重点，关于这一点可能是刚接触我的感触还不是特别深。下面按书中顺序进行回顾
首先是PLL电路传输特性
据此可以得到鉴相器，VCO，分频器相位滞后90度由此可以得出环路滤波器的滞后相位在0-90度
接着来看环路滤波器的设计方法（滞后超前滤波器）
波形如下
书中提到fH/fL越大则相位返回量越大我对此还不是很明白
书中说M的衰减量变大，则时间常数变小，可使比较频率中纹波变小，时间常数变大，锁相速度变慢
衰减量M变小，纹波增大，锁相速度变快，越小环路增益越大
设计实例
今天先到这里
