高速数据采集系统的FPGA实现 (毕业设计)

课题名称：   高速数据采集系统的FPGA实现 

课题意义：      在某些高冲击、高振荡场合下，需要对冲击过程的加速度数据进行回收，包括实时采集、存储以及事后回读分析。在这样的环境下，要求数据回收系统具有采集的高速、实时性；存储的及时、正确性。FPGA（现场可编程逻辑门阵列）在高速数据采集方面具有单片机和DSP所不具备的优点。FPGA所要完成的功能完全由内部硬件电路实现，具有并行执行、速度快、多功能、低功耗、可现场反复编程等特点。使用FPGA构成数据采集系统还可以减化外围控制电路，使系统更加简洁有效.

课题任务：  1. 源程序；

2. 仿真结果（波形图）及分析。

3. 电路原理图；

4. 印制板图；

研究内容： 设计一个基于FPGA的数据回收系统，要求实现：

1.  数据采集精度为8位；

2.  数据采集速度30KHz；

3.  所采集数据的十进制显示。