注册 登录
电子工程世界-论坛 返回首页 EEWORLD首页 频道 EE大学堂 下载中心 Datasheet 专题
W1Z1Q的个人空间 https://home.eeworld.com.cn/space-uid-494429.html [收藏] [复制] [分享] [RSS]
日志

quartus中调用双端口双时钟RAM

已有 2261 次阅读2014-4-15 13:44 | fpga, RAM

      在quartus中的RAM可以加寄存器输出,也可以不加寄存器的输出。如果在输出端口加了一级的寄存器,那此时要注意你给出一个输出地址,它不是在这个地址的上升沿就将数据读出,而是下一个时钟周期将数据读出,即延时一个时钟周期。此方法可以避免产生尖峰脉冲。
      在quartus中的RAM器输入则没有影响,如果其给出一个输入地址和输入数据,然后再来一个上升沿即可将该地址对应的数据读入,无延时。

                                                 


评论 (0 个评论)

facelist doodle 涂鸦板

您需要登录后才可以评论 登录 | 注册

热门文章