注册 登录
电子工程世界-论坛 返回首页 EEWORLD首页 频道 EE大学堂 下载中心 Datasheet 专题
guolonghui的个人空间 https://home.eeworld.com.cn/space-uid-470728.html [收藏] [复制] [分享] [RSS]
日志

FPGA的FIFO的IP核有bug吗

已有 1334 次阅读2013-7-22 16:27

各位大牛好,现在遇到一个问题如下
我用四个内存分别接四个摄像头,然后通过fifo存取sdram,然后usb传到上位机,usb这块确定没有问题,现在的问题是我1,4摄像头fifo读写都没有问题,但是中间两个摄像头有出现越点的情况。下面的第一个图是拍摄方格纸的图像,第二个图是我用顺序的数据的图像,大牛看看什么地方出问题了,外面的代码没有问题,现在的问题是定位在FPGA的FIFO上

本文含有来自论坛的附件或图片点击查看原帖附件。

本文来自论坛,点击查看完整帖子内容。

全部作者的其他最新日志
评论 (0 个评论)

facelist doodle 涂鸦板

您需要登录后才可以评论 登录 | 注册

热门文章