日志

浮点数的硬件实现提问？

已有 1235 次阅读2012-4-10 21:04 |个人分类:FPGA设计|

在计算机体系结构中有关于浮点数的运算的那一块，浮点数的表示可以是单精度的和双精度的，单精度的是32位，双精度是64位的（如果记得不错的话），那么现在的问题的是如果我有一个4为的输入，不一定是整数，那么我用这个输入乘以一个浮点数，例如0.75，应该如何用Verilog来实现呢？求与高手讨论：

全部作者的其他最新日志

评论 (0 个评论)