注册 登录
电子工程世界-论坛 返回首页 EEWORLD首页 频道 EE大学堂 下载中心 Datasheet 专题
似水如烟的个人空间 https://home.eeworld.com.cn/space-uid-344577.html [收藏] [复制] [分享] [RSS]
日志

Testbench中时钟和复位的几种写法

已有 2371 次阅读2011-9-5 22:27

eg:

1、普通的时钟信号

1initial语句

 parameter FAST_PERIOD=10;          //产生一个周期为10的时钟

reg Clock;

initial

begin

 Clock=0;

 forever

 # (FAST_PERIOD/2) Clock=~Clock;

end

2)用always语句

parameter FAST_PERIOD=10;         

reg Clock;

initial

Clock=0;

always

# (FAST_PERIOD/2) Clock=~Clock;

2、非50%占空比时钟信号

parameter H_time=5,         //40%占空比

                L_time=10;

reg clock;

always

begin

# H_time clock=0;

#L_time clock=1;

end

在此例中,Clock0时刻没有初始化,且其为寄存器类型变量,因此在该信号的前5个时间单位,Clock在仿真器中的值为x。如下图。

附有附件,大家可以看下。

                    

本文含有来自论坛的附件或图片:[Testbench中时钟和复位信号的几种写法.doc],点击查看原帖附件。

评论 (0 个评论)

facelist doodle 涂鸦板

您需要登录后才可以评论 登录 | 注册

热门文章