锁相环原理

锁相环的英文全称是Phase-Locked Loop,简称PLL。锁相环电路是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用。

锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收
到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收
到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（
或者说,相干的）。

由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号
中的时钟信号具有一定的相差,所以很形象地称其为锁相器。

而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：

1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;

2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器
         内部的时钟输出信号的频率或者相位,使得锁相器完成上述的固定相差功能;

3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通
          滤波器,用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。

从上可以看出,大致有如下框图：



┌—————┐   ┌—————┐   ┌———————┐  
→—┤ 鉴相器 ├—→—┤环路滤波器├—→—┤受控时钟发生器├→┬—→
└——┬——┘   └—————┘   └———————┘ │  
     ↑                          ↓
     └——————————————————————————┘

可见,是一个负反馈环路结构,所以一般称为锁相环（PLL: Phase Locking Loop）

锁相环有很多种类,可以是数字的也可以是模拟的也可以是混合的,可以用于恢复载波
也可以用于恢复基带信号时钟