chenzhufly 发表于 2014-11-5 09:49 信息量不足 1、说明如何进行测试的

代码仿真http://file:///C:\\Users\\Administrator\\AppData\\Roaming\\Tencent\\Users\\360893981\\QQ\\WinTemp\\RichOle\\71`XS8(62B5SSOY8P~Z{U4B.jpg结果和预期的一样~~，

littleshrimp 发表于 2014-11-5 20:53 我的理解和你一样

别人的程序是在DCO的上升沿采偶数位，在下降沿采奇数位，结果竟然是对的，，但是感觉与DATASHEET不相符啊，·····难道理解错了

chenzhufly 发表于 2014-11-5 09:49 信息量不足 1、说明如何进行测试的

用如下代码采20K的正弦波，然后用chipscope 抓拼起来的数据，发现根本不是正弦波。。。。然后看学长的程序，他的是：上升沿采偶数位，下降沿采奇数位，然后在下降沿品数据，结果竟然可以采到正弦波~~这与DATASHEET不符啊~~求指点，谢谢module adc_9266( ////////////////adc////////////      input sys_clk,           input adc_dco,           input [7:0] adc_in,           input rest_n,                      output clk_p,           output clk_n,           output adc_dfs,           output adc_csb,           output[15:0] adc_data_out,           output adc_pdwn ///////////////////////////////// ); ////////////////////////////////         wire      clk_wire;         wire      rest_wire_n;         reg[0:0]  clk_reg_n = 0;         reg[0:0]  clk_reg_p = 1;         reg[7:0]  clk_num = 0;         reg[7:0]  adc_data_o;           reg[7:0]  adc_data_m;         reg[15:0] adc_data;         reg[0:0]  flag_reflash = 0;         ////////////////////////////////           assign clk_wire = sys_clk;         assign adc_dfs  = 1'b1;         assign adc_csb  = 1'b1;         assign adc_pdwn = 1'b0;         assign rest_wire_n = rest_n;         assign clk_n = clk_reg_n;    assign clk_p = clk_reg_p;                assign adc_data_out=  adc_data; ///////////////////////////////// always@(posedge sys_clk or negedge rest_wire_n ) begin    if(rest_wire_n == 0)          begin                    clk_reg_p

SFGGGGGGGGGGGGGGG

LLLLLLLLLLLLLLLLLLL