一般FPGA开发流程及注意事项

  FPGA的结构介绍：1、可配置逻辑块CLB（设计者一般不干预，一般的FPGA内部有上万个），2、输入输出模块（输入缓冲，输出驱动，接口电平转换，阻抗匹配，延迟控制的功能，部分IO接口标准需要特定的Vcco和Vref电压，这些电压有FPGA外部电路提供，连接到FPGA的管脚供IO Tile享用，一般情况下是一个bank使用一组，这就是为什么在硬件电路中为什么会有那么多电源管脚了。）3、块RAM（Xilinx公司的RAM一般有4096bit，18Kbit和38Kbit三种，同时都是双口RAM，可以同时写入和读出数据，提高数据的吞吐率）。 

 FPGA的设计流程一般分为这样的几个过程，设计输入，约束，综合，仿真，实现，加载配置与调试。

核心设计流程如下：

一、RTL代码编写（一般为HDL语言的输入）

二、编写Testbench和仿真：（这部分的作用是验证设计的电路是否正确，功能是否符合设计要求，也叫功能仿真或者前仿真，这时的仿真对象是RTL代码，不包含逻辑和布线的延迟信息，纯粹的逻辑功能的验证）提供一个仿真的验证激励就是要用HDL语言编写TEstbench。Testbench编写要使用行为级语言。

三、综合及时序分析

综合是把HDL描述转化为使用基本门电路以及厂家库提供的基本单元进行描述的网表的过程。综合时要注意一些约束，最重要的约束是管脚约束，目的是使输入输出信息号与PCB板走线引脚对应一致。有时还需要附加时序约束。综合输出的是esif或者是edn格式的网表。

四、实现：

把综合输出的网表适配到FPGA上的过程叫实现。实现过程包括翻译，映射，布线三个步骤。之后可能进行后仿真步骤，一般可以省略。

五、加载配置与调试：上一步生成的配置文件通过集成开发环境就可以配置到FPGA上了。