今天和学长们一起参加了院系科研立项的中期检查工作，从学长身上还是看到很多东西就是学什么会很明显用其学过的思维去思考一些东西，所以说要广泛涉猎，当然在其他一些学弟身上我也看到，在科创这条路上，没有糊弄，即使是，也是在糊弄自己，学到的才是自己的。
今天继续下一个例程的学习，昨天的问题解决了，不是程序的问题，是芯片引脚分配出了问题，由于导入的TCL文件中的引脚命名和我程序中写的是不一样导致的，还有一点需要设置，在FPGA中没用到的引脚需要设置为IO口，设置如下：assignments——》settings——》右上角的divices——》中间的devices and options——》Dual purpose pins都改成use as regular pin I/O.
在编第二个例程的时候出现了这样的问题，由于尝试着按照自己的记忆，写一些延时的块的时候出现了错误，导致在之后编译通过现象不对的情况，耽误了很长时间。关于流水的新的程序思路：
reg [2:0] rLED_Out; //定义一个3位寄存器
always @ ( posedge CLK or negedge RSTn )
if ( !RSTn )
rLED_Out <= 3'b100; //初始化的设置
else if ( CountMS == 10'd100 )
begin
if( rLED_Out == 3'b000 ) //如果三位全为0的话，最低位置1
rLED_Out <= 3'b001;
else
rLED_Out <= { rLED_Out[1:0],1'b0};//低2位左移，最低位补0
End
在今后的练习中应该多细心些。
