全部都是泡馍

  • 2019-01-09
  • 回复了主题帖: system console

    看报告是因为电脑上装的Java

  • 2019-01-08
  • 回复了主题帖: 总结2018——展望2019

    厉害。多向您学习

  • 2019-01-04
  • 回复了主题帖: 年终回馈:EEWorld 2018年度最具影响力网友评选

    支持支持支持支持支持

  • 2018-08-07
  • 回复了主题帖: ARM控制FPGA的IP核时出现地址对齐陷阱问题

    LiFan123 发表于 2018-8-7 11:15 逻辑地址的偏移量
    PIO_LED_BASE 就是led  IO口的偏移量

  • 回复了主题帖: ARM控制FPGA的IP核时出现地址对齐陷阱问题

    你加个0x00000001是干什么的?

  • 2018-08-03
  • 回复了主题帖: 求大神帮写个testbench

    刘123 发表于 2018-8-2 18:45 上面的就是啊
    {:1_140:}{:1_140:}{:1_140:}{:1_140:}

  • 回复了主题帖: 求大神帮写个testbench

    刘123 发表于 2018-8-2 18:45 上面的就是啊
    {:1_140:}{:1_140:}

  • 2018-07-19
  • 回复了主题帖: FPGA设计

    coyoo 发表于 2018-7-19 11:30 1、用的哪家的片子?什么型号? 2、所谓“之前的功能逻辑混乱”是如何获知的? 建议: 既然新加模块后 ...
    好的,我试试。逻辑混乱就是FPGA处理的数据结果不对了。用的是altera的cyclone II EP2C35F672C6

  • 回复了主题帖: FPGA设计

    coyoo 发表于 2018-7-19 08:28 遇到了什么问题?
    添加新的模块之后,发现之前的功能块逻辑混乱了,但时序上都还满足要求

  • 回复了主题帖: FPGA设计

    电子微创意 发表于 2018-7-18 22:48 添加代码后布局布线结果不一样了。
    但添加时序约束后,时序约束都满足

  • 2018-07-18
  • 发表了主题帖: FPGA设计

    目前遇到一个比较奇葩的问题。FPGA时序约束没什么问题,就是加了一个模块之后导致另外一个模块出错了。困扰好久了,时序约束没问题,代码应该也没问题,那还可能是什么原因。 感觉遇到的问题没办法描述很清楚

  • 2018-07-12
  • 回复了主题帖: quartus ii下载问题

    bioger 发表于 2018-7-12 07:59 这很明显就是你程序问题。你可以首先看看assignments/device里面所选的器件与你用的器件是否一致。 实在 ...
    好的 谢谢

  • 2018-07-11
  • 回复了主题帖: quartus ii下载问题

    bioger 发表于 2018-7-11 12:49 另外如果你换过器件 需要你咋工程中重新找一下新的器件型号 或者你可以按照新的型号建一个最简单的程序   ...
    错误类型:Error (209015): Can't configure device. Expected JTAG ID code 0x02D120DD for device 1, but found JTAG ID code 0x00000000. 首先我器件类型没有选错,我新建了一个小工程也可以下载进去。 只不过我原先工程中改动了代码,程序就下载不进去了,资源占用率在20%以下,不算高。

  • 发表了主题帖: quartus ii下载问题

    quartus ii 下载.sof文件,下载到88%就失败了,请问这是什么原因?电路板买的是友晶开发板,应该不存在电路问题。只不过我的器件一开始用的是cyclone ii,后来由于资源问题,换为cyclone V,就出现了这种问题

  • 2018-07-10
  • 回复了主题帖: 关于HPS控制IP核的问题

    LiFan123 发表于 2018-7-10 12:39 按照这个逻辑写的IP,那么数据寄存器的地址偏移是不是就应该为 CREATE_LED_BASE + 0x01, ...
    对 这么写没问题

  • 2018-07-09
  • 回复了主题帖: 关于HPS控制IP核的问题

    LiFan123 发表于 2018-7-9 15:59 你没理解我的意思,我的电路图上生成了三个寄存器,但是他只生成了一个#define CREATE_LED_BASE 0x0基地 ...
    你使用avalon slave 写了个creat_led_0的自定义IP核么?那这个CREATE_LED_BASE 0x0就是你这个IP核的基址,具体你定义的三个寄存器地址是怎么样的,那要看你的IP核内部是怎么写的。

  • 回复了主题帖: 关于HPS控制IP核的问题

    LiFan123 发表于 2018-7-4 19:16 /* * Macros for device 'create_led', class 'create_led' * The macros are prefixed with 'CREATE ...
    #define CREATE_LED_BASE 0x0这个是

  • 2018-07-01
  • 回复了主题帖: 关于寄存器挂上AXI总线的问题

    LiFan123 发表于 2018-6-30 16:39 请问   比如说我有两个寄存器,寄存器a,地址是00;和寄存器b,地址是01;我通过地址映射得到了寄存器b的 ...
    寄存器挂载在lw-aix总线上,他的操作是把lw-axi总线地址空间映射,然后加上对应寄存器的偏移地址来访问就可以,你可以好好看看官方的例子

  • 2018-06-29
  • 回复了主题帖: 关于寄存器挂上AXI总线的问题

    LiFan123 发表于 2018-6-28 11:18 my_first_hps-fpga 中 h2f_lw_axi_master 端口 控制了数据寄存器,地址寄存器和使能寄存器,但是C代码中 ...
    直接把寄存器物理地址映射到虚拟地址,然后用指针访问

  • 2018-06-28
  • 回复了主题帖: 关于寄存器挂上AXI总线的问题

    添加个GPIO口就可以了,跟nios的差不多,只不过把软核换成了硬核

    1. 【求助】 FPGA设计 6/888 FPGA/CPLD 2018-07-18
    2. 【求助】 quartus ii下载问题 5/975 【EE_FPGA学习乐园】 2018-07-11
    3. 【讨论】 FPGA控制千兆网口丢包 4/1376 【EE_FPGA学习乐园】 2018-05-23
    4. 【讨论】 FPGA控制千兆网口 2/1079 【EE_FPGA学习乐园】 2018-05-10
    5. 【FPGA开发】 基于FPGA的USB2.0和百兆以太网口 6/1253 【Altera SoC】 2018-04-19
    6. 【讨论】 TDC设计时钟 5/1338 【EE_FPGA学习乐园】 2018-03-13
    7. 【讨论】 altera FPGA中的PLL 4/864 【EE_FPGA学习乐园】 2018-02-27
    8. 【讨论】 quartus ii 的Logiclock 功能 0/707 FPGA/CPLD 2018-01-09
    9. 【讨论】 altera的FPGA工作的最高频率 3/1317 【EE_FPGA学习乐园】 2017-11-13
    10. 【讨论】 用altera的carry_sum原语设计一个加法器 4/860 【EE_FPGA学习乐园】 2017-10-27
    11. 【求助】 如何用FPGA中的进位链来做延迟 3/740 【EE_FPGA学习乐园】 2017-10-12
    12. 【求助】 FPGA实现TDC仿真 5/614 FPGA/CPLD 2017-10-11
    13. 【其他】 关于使用DE1-SOC今后就业找工作 1/925 【Altera SoC】 2017-10-07
    14. 【求助】 关于FPGA中的LVDS引脚接口 9/1469 【EE_FPGA学习乐园】 2017-09-20
    15. 【求助】 基于FPGA的TDC时间测量 1/662 FPGA/CPLD 2017-09-19
    16. 【求助】 ARM开发板连接无线网卡 5/1335 【Linux与安卓】 2017-07-19
    17. 【讨论】 linux内核与驱动及网络编程 2/793 【Linux与安卓】 2017-07-18
    18. 【系统相关】 arm 访问FPGA端的SDRAM 0/1717 【Altera SoC】 2017-01-04
    19. 【求助】 FPGA读写片外的SDRAM 6/2390 【EE_FPGA学习乐园】 2016-12-28
    20. 【系统相关】 FPGA端存数据到SDRAM,arm从SDRAM读数据 15/3203 【Altera SoC】 2016-12-28
    1. system console 1/142 【Altera SoC】 2019-01-09
      看报告是因为电脑上装的Java
    2. 总结2018——展望2019 5/202 聊聊、笑笑、闹闹 2019-01-08
      厉害。多向您学习
    3. 年终回馈:EEWorld 2018年度最具影响力网友评选 62/2577 聊聊、笑笑、闹闹 2019-01-04
      支持支持支持支持支持
    4. ARM控制FPGA的IP核时出现地址对齐陷阱问题 6/912 【Altera SoC】 2018-08-07
      LiFan123 发表于 2018-8-7 11:15 逻辑地址的偏移量
      PIO_LED_BASE 就是led  IO口的偏移量
    5. ARM控制FPGA的IP核时出现地址对齐陷阱问题 6/912 【Altera SoC】 2018-08-07
      你加个0x00000001是干什么的?
    6. 求大神帮写个testbench 11/798 FPGA/CPLD 2018-08-03
      刘123 发表于 2018-8-2 18:45 上面的就是啊
      {:1_140:}{:1_140:}{:1_140:}{:1_140:}
    7. 求大神帮写个testbench 11/798 FPGA/CPLD 2018-08-03
      刘123 发表于 2018-8-2 18:45 上面的就是啊
      {:1_140:}{:1_140:}
    8. FPGA设计 6/888 FPGA/CPLD 2018-07-19
      coyoo 发表于 2018-7-19 11:30 1、用的哪家的片子?什么型号? 2、所谓“之前的功能逻辑混乱”是如何获知的? 建议: 既然新加模块后 ...
      好的,我试试。逻辑混乱就是FPGA处理的数据结果不对了。用的是altera的cyclone II EP2C35F672C6
    9. FPGA设计 6/888 FPGA/CPLD 2018-07-19
      coyoo 发表于 2018-7-19 08:28 遇到了什么问题?
      添加新的模块之后,发现之前的功能块逻辑混乱了,但时序上都还满足要求
    10. FPGA设计 6/888 FPGA/CPLD 2018-07-19
      电子微创意 发表于 2018-7-18 22:48 添加代码后布局布线结果不一样了。
      但添加时序约束后,时序约束都满足
    11. quartus ii下载问题 5/975 【EE_FPGA学习乐园】 2018-07-12
      bioger 发表于 2018-7-12 07:59 这很明显就是你程序问题。你可以首先看看assignments/device里面所选的器件与你用的器件是否一致。 实在 ...
      好的 谢谢
    12. quartus ii下载问题 5/975 【EE_FPGA学习乐园】 2018-07-11
      bioger 发表于 2018-7-11 12:49 另外如果你换过器件 需要你咋工程中重新找一下新的器件型号 或者你可以按照新的型号建一个最简单的程序   ...
      错误类型:Error (209015): Can't configure device. Expected JTAG ID code 0x02D120DD for device 1, but found JTAG ID code 0x00000000. 首先我器件类型没有选错,我新建了一个小工程也可以下载进去。 只不过我原先工程中改动了代码,程序就下载不进去了,资源占用率在20%以下,不算高。
    13. 关于HPS控制IP核的问题 10/954 【Altera SoC】 2018-07-10
      LiFan123 发表于 2018-7-10 12:39 按照这个逻辑写的IP,那么数据寄存器的地址偏移是不是就应该为 CREATE_LED_BASE + 0x01, ...
      对 这么写没问题
    14. 关于HPS控制IP核的问题 10/954 【Altera SoC】 2018-07-09
      LiFan123 发表于 2018-7-9 15:59 你没理解我的意思,我的电路图上生成了三个寄存器,但是他只生成了一个#define CREATE_LED_BASE 0x0基地 ...
      你使用avalon slave 写了个creat_led_0的自定义IP核么?那这个CREATE_LED_BASE 0x0就是你这个IP核的基址,具体你定义的三个寄存器地址是怎么样的,那要看你的IP核内部是怎么写的。
    15. 关于HPS控制IP核的问题 10/954 【Altera SoC】 2018-07-09
      LiFan123 发表于 2018-7-4 19:16 /* * Macros for device 'create_led', class 'create_led' * The macros are prefixed with 'CREATE ...
      #define CREATE_LED_BASE 0x0这个是
    16. 关于寄存器挂上AXI总线的问题 8/1171 【Altera SoC】 2018-07-01
      LiFan123 发表于 2018-6-30 16:39 请问   比如说我有两个寄存器,寄存器a,地址是00;和寄存器b,地址是01;我通过地址映射得到了寄存器b的 ...
      寄存器挂载在lw-aix总线上,他的操作是把lw-axi总线地址空间映射,然后加上对应寄存器的偏移地址来访问就可以,你可以好好看看官方的例子
    17. 关于寄存器挂上AXI总线的问题 8/1171 【Altera SoC】 2018-06-29
      LiFan123 发表于 2018-6-28 11:18 my_first_hps-fpga 中 h2f_lw_axi_master 端口 控制了数据寄存器,地址寄存器和使能寄存器,但是C代码中 ...
      直接把寄存器物理地址映射到虚拟地址,然后用指针访问
    18. 关于寄存器挂上AXI总线的问题 8/1171 【Altera SoC】 2018-06-28
      添加个GPIO口就可以了,跟nios的差不多,只不过把软核换成了硬核
    19. fpga里面的system ID有什么用途 1/759 FPGA/CPLD 2018-06-22
      反正在nios II中这个system ID是必须要有的
    20. DE10-Standard 利用HPS to FPGA数据传输 3/1186 【Altera SoC】 2018-05-28
      TownBrother 发表于 2018-5-27 15:38 就是想用通过HPS-FPGA桥往FPGA的sdram里面写数据,FPGA进行数据处理,然后用lw-h2f发现FPGA并没有接受到 ...
      别用lw-h2f  直接用h2f 总线读fpga端的SDRAM
  • TA暂时无记录哦~
  • TA暂时无记录哦~
  • TA暂时无记录哦~

最近访客

< 1/1 >

统计信息

已有21人来访过

  • 芯币:195
  • 好友:2
  • 主题:40
  • 回复:89
  • 课时:--
  • 资源:--

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言